[發明專利]具有分級管芯上端接的集成電路

有效

• 申請號: 201110207645.9
• 申請日: 2007-05-22
• 公開（公告）號: CN102279833A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: K·S·奧;I·P·謝弗
• 申請（專利權）人: 拉姆伯斯公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

1.一種集成電路器件，包括：

一組數據輸入；

一組端接電路，分別與所述數據輸入耦合，每個端接電路具有多個可控端接阻抗配置；

端接控制信號輸入，用于接收對所述集成電路器件將在每個所述數據輸入處應用所述可控端接阻抗配置之一的指示；以及

邏輯，用于基于在所述端接控制信號輸入處接收到的所述指示以及所述集成電路器件的內部狀態，在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一，使得在對應于在所述數據輸入處接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，并且在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。

2.一種集成電路器件，包括：

用于接收對所述集成電路器件將在多個數據輸入的每一個數據輸入處應用多個可控端接阻抗配置之一的指示的裝置；以及

用于基于所述指示和所述集成電路器件的內部狀態來在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一的裝置，所述應用包括在對應于在所述數據輸入上接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，以及在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。

3.根據權利要求1或權利要求2所述的集成電路器件，還包括寄存器電路，用于存儲設置所述多個可控端接阻抗配置的值。

4.根據權利要求3所述的集成電路器件，還包括命令接口，用于接收指明接收所述值的命令，其中響應于所述命令利用所述值對所述寄存器電路進行編程。

5.根據權利要求1或權利要求2所述的集成電路器件，其中在所述可控端接阻抗配置的第一可控端接阻抗配置中，相應的多個第一端接負載單元耦合到每個所述數據輸入，并且在所述可控端接阻抗配置的第二可控端接阻抗配置中，相應的多個第二端接負載單元耦合到每個所述數據輸入。

6.根據權利要求5所述的集成電路器件，其中所述多個第一端接負載單元與所述多個第二端接負載單元隔離。

7.根據權利要求5所述的集成電路器件，其中所述多個第一端接負載單元和所述多個第二端接負載單元構成輸出驅動器電路內上拉單元和下拉單元的相應子集。

8.根據權利要求1或權利要求2所述的集成電路器件，其中對所述集成電路器件將在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一的所述指示的撤銷使得所述集成電路器件從所述數據輸入去耦合，無論在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置中的哪一個。

9.根據權利要求1或權利要求2所述的集成電路器件，還包括存儲器陣列，用于存儲所述寫數據。

10.根據權利要求1或權利要求2所述的集成電路器件，還包括一組數據輸出，用于將所述寫數據輸出給另一集成電路器件以存儲在其中。

11.一種在集成電路器件內操作的方法，所述方法包括：

接收對所述集成電路器件將在多個數據輸入的每一個數據輸入處應用多個可控端接阻抗配置之一的指示；以及

基于所述指示和所述集成電路器件的內部狀態，在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一，包括在對應于在所述數據輸入處接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，以及在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。

12.根據權利要求11所述的方法，還包括在所述集成電路器件的一個或多個寄存器內存儲設置所述多個可控端接阻抗配置的值。

13.根據權利要求12所述的方法，還包括接收指明接收所述值的一個或多個命令，并響應于所述一個或多個命令對所述一個或多個寄存器進行編程。