[發明專利]倒V型二氧化硅溝槽結構生長硅基砷化鎵材料的方法

有效

• 申請號: 201110206340.6
• 申請日: 2011-07-22
• 公開（公告）號: CN102243994A
• 公開（公告）日: 2011-11-16
• 發明（設計）人: 周旭亮;于紅艷;王寶軍;潘教青;王圩
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 湯保平

技術領域

本發明涉及半導體技術領域，是將MOCVD和高深寬比溝槽限制技術(Aspect?Ratio?Trapping，ART)以及倒V形溝槽結合起來生長應用于nMOS的硅基砷化鎵材料，特別是指一種倒V型二氧化硅溝槽結構生長硅基砷化鎵材料的方法。

背景技術

根據國際半導體產業技術發展藍圖(ITRS2009)的預測，2012年MPU的物理柵長將縮小到22納米。然而，隨著集成電路技術發展到22納米技術節點及以下時，硅集成電路技術在速度、功耗、集成度、可靠性等方面將受到一系列基本物理問題和工藝技術問題的限制，并且昂貴的生產線建設和制造成本使集成電路產業面臨巨大的投資風險，傳統的硅CMOS技術采用“縮小尺寸”來實現更小、更快、更廉價的邏輯與存儲器件的發展模式已經難以持續。因此，ITRS清楚地指出，“后22納米”CMOS技術將采用全新的材料、器件結構和集成技術，集成電路技術將在“后22納米”時代面臨重大技術跨越及轉型。

III-V族半導體的電子遷移率遠大于硅(GaAs、InAs的電子遷移率分別可達到9000cm²/(V·s)、40000cm²/(V·s)，而硅的只有1300cm²/(V·s))，它們在低場和高場下都具有優異的電子輸運性能，是超高速、低功耗nMOS的理想溝道材料。為了應對集成電路技術所面臨的嚴峻挑戰，采用與硅工藝兼容的高遷移率III-V族半導體材料代替硅溝道，以大幅提高邏輯電路的開關速度并實現低功耗工作研究已成為近期全球微電子領域的前言和熱點。

在Si襯底上外延高質量的III-V族半導體材料是制備Si基高遷移率nMOS的前提。GaAs是研究較為成熟的III-V族材料，本方法采用GaAs作為III-V的代表來研究外延問題。Si和GaAs的晶格適配較大(4.1％)，熱適配較大(Si和GaAs的熱膨脹系數分別為2.59×10^-6K^-1，5.75×10^-6K^-1)，因此產生大量的位錯。同時，由于極性材料在非極性襯底上外延以及襯底臺階的存在，外延層中會產生大量的反相疇(Anti-phase?domain，APD)，反相疇邊界(Anti-phase?boundary，APB)是載流子的散射和復合中心，同時在禁帶引入缺陷能級。這些位錯和反相疇邊界會一直延伸到外延層的表面，嚴重影響了外延層的質量。這樣，Si基III-V族材料的生長必須解決這兩個問題。

本方法中采用叔丁基二氫砷和三乙基鎵代替通常采用的砷烷和三甲基鎵，降低生長溫度，降低生長速率，促進APB的自消除效應的產生；同時，采用高深寬比限制技術，利用AR＞1的SiO₂溝槽來限制住適配位錯和APB?；渖楹腿一壍姆纸鉁囟冗h低于砷烷和三甲基鎵，因此可以在較低的溫度下進行材料的外延生長，并且，較低的溫度可以限制Si和GaAs界面的互擴散問題。采用MOCVD方法，在SiO₂溝槽中，外延GaAs是沿著{311}和{111}晶族組成的晶面(平行于溝槽的方向)進行生長的，Si/GaAs界面處的失配位錯，APD一般是順沿著外延層的生長方向延伸的，并且在本方法中運用倒V形溝槽，當這些失配位錯和APD遇到SiO₂壁時就受到更有效的阻擋，不再延伸到頂層的GaAs。

發明內容

本發明的目的在于，提供一種倒V型二氧化硅溝槽結構生長硅基砷化鎵材料的方法，該方法可制備高質量Si基GaAs材料，為Si基高遷移率nMOS提供材料基礎，該類型nMOS可以與傳統硅工藝兼容，極大提高器件，降低功耗。該方法中通過改變原料并結合高深寬比溝槽限制技術，抑制了GaAs/Si界面適配位錯和APD向外延層的延伸。

本發明提供一種倒V型二氧化硅溝槽結構生長硅基砷化鎵材料的方法，包括以下步驟：

步驟1：在硅襯底上生長二氧化硅層；

步驟2：采用傳統光刻和RIE方法在二氧化硅層上沿著硅襯底的<110>方向刻蝕出溝槽，刻蝕深度等于二氧化硅層的厚度；

步驟3：以硅烷為原料采用VPE法刻蝕在溝槽內的硅襯底上形成倒V形的硅緩沖層；

步驟4：分別用piranha、SC₂、HF和去離子水，清洗溝槽底部的硅緩沖層；

步驟5：采用低壓MOCVD的方法，先在溝槽內生長GaAs緩沖層，然后在溝槽內的GaAs緩沖層上生長GaAs頂層；