[發明專利]采用分級位線和兩級靈敏放大器的SRAM電路裝置

有效

• 申請號: 201110205980.5
• 申請日: 2011-07-21
• 公開（公告）號: CN102332298A
• 公開（公告）日: 2012-01-25
• 發明（設計）人: 劉鳴;陳虹;鄭翔;曹華敏;高志強;王志華
• 申請（專利權）人: 清華大學
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 西安智大知識產權代理事務所 61215
• 代理人: 賈玉健

1.一種采用分級位線和兩級靈敏放大器的SRAM電路裝置，其特征在于：包括一個以上的SRAM單元陣列，每個SRAM單元陣列包括一個以上的SRAM單元(210)，每個SRAM單元陣列中的每個SRAM單元(210)都同對應于該SRAM單元陣列的兩條局部位線(221)相通信連接，該兩條局部位線(221)構成一個局部位線組，一個以上的局部位線組同對應的一個第一級靈敏放大器(230)相電連接，一個以上的第一級靈敏放大器(230)組成一個第一級靈敏放大器列，同一第一級靈敏放大器列的所有第一級靈敏放大器(230)的輸出口均同對應的兩條全局位線(241)相電連接，該兩條全局位線(241)構成一個全局位線組，每個全局位線組同對應的一個第二級靈敏放大器(250)相電連接，每個第二級靈敏放大器(250)的輸出口同全局緩沖輸出模塊(260)相電連接。

2.根據權利要求1所述的采用分級位線和兩級靈敏放大器的SRAM電路裝置，其特征在于：所述的第一級靈敏放大器(230)包括一對交叉耦合的反相器(360)組成的第一鎖存器(310)，反相器(360)和其接地端之間接一個NMOS管(330)，其柵極為第一級靈敏放大器(230)的使能端SAE所控制，第一鎖存器(310)的第一結點ma和第二結點ma_n分別與控制第一級靈敏放大器(230)輸出的第一PMOS管(341)的柵極和第二PMOS管(342)的柵極相電連接，第一鎖存器(310)的第一結點ma和第二結點ma_n還分別與控制第一級靈敏放大器(230)與位線連接關系的第一PMOS管(351)的漏極和第二PMOS管(352)的漏極相電連接，第一PMOS管(341)的源極和第二PMOS管(342)的源極同電源電壓VDD相連，第一PMOS管(341)的漏極和第二PMOS管(342)的漏極分別同對應的一個全局位線組的兩根全局位線(241)相電連接，第一PMOS管(351)的源極和第二PMOS管(352)的源極同一個MUX相電連接，通過MUX的控制同一時間與選中的一個局部位線組相電連接，第一PMOS管(351)的柵極和第二PMOS管(352)的柵極同第一級靈敏放大器(230)的使能信號SAE相連接。

3.根據權利要求1或權利要求2所述的采用分級位線和兩級靈敏放大器的SRAM電路裝置，其特征在于：所述的第二級靈敏放大器(250)包括互補形式連接的第一差分放大器(411)和第二差分放大器(412)作為主放大級，第一差分放大器(411)的輸入口和第二差分放大器(412)的輸入口分別同對應的一個全局位線組的兩根全局位線(241)相電連接，第一差分放大器(411)的輸出節點sy和第二差分放大器(412)的輸出節點sy_n同第二鎖存器(430)相電連接，第一差分放大器(411)的輸出節點sy、第二差分放大器(412)的輸出節點sy_n以及第二鎖存器(430)以驅動方式同輸出電路(440)相電連接，第一差分放大器(411)的第一下拉NMOS管(421)的源極和第二差分放大器(412)的第二下拉NMOS管(422)的源極均接地，第一差分放大器(411)的第一下拉NMOS管(421)的漏極和第二差分放大器(412)的第二下拉NMOS管(422)的漏極分別同第一差分放大器(411)的輸出節點sy和第二差分放大器(412)的輸出節點sy_n相電連接，第一差分放大器(411)的第一下拉NMOS管(421)的柵極和第二差分放大器(412)的第二下拉NMOS管(422)的柵極均同第二級靈敏放大器(250)的預充控制端ssa_pre相電連接，第一差分放大器(411)的第一下拉NMOS管(421)的柵極和第二差分放大器(412)各自的電流源PMOS管柵極接第二級靈敏放大器使能端ssae_n。