[發明專利]電路裝置

有效

• 申請號: 201110204672.0
• 申請日: 2011-07-21
• 公開（公告）號: CN102347308A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 三野勝義;巖渕明;西村航;茂木昌巳
• 申請（專利權）人: 安森美半導體貿易公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L23/18;H05K3/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 岳雪蘭

技術領域

本發明涉及提高樹脂封裝的散熱性的電路裝置。

背景技術

作為現有的電路裝置的制造方法的一個實施例，已知下述的制造方法。如圖6(A)所示，準備由Al基板等金屬基板構成的電路裝置51，在電路基板51的上表面形成具有絕緣性的樹脂層52及導電圖案53。然后，在導電圖案53上電連接電路元件54及引線55，在電路基板51上形成混合集成電路。之后，在樹脂密封模具56的型腔57內配置電路基板51，由上模58和下模59夾住引線55，由此在型腔57內固定電路基板51。

如圖6(B)所示，經由樹脂密封模具56的澆口部60，向型腔57內注入樹脂。此時，按照箭頭61所示，注入的樹脂首先碰撞到電路基板51的側表面，按照箭頭61A及61B所示，樹脂流入電路基板51的上表面側及下表面側。然后，通過在電路基板51的下表面端部設置曲面62，使樹脂有效地流入電路基板51的下表面側。電路基板51下表面的樹脂密封體的厚度例如為0.5mm左右，但通過前述的樹脂注入方法，可以實現對該狹窄間隙填充樹脂(例如，參照專利文獻1)。

還有，作為現有電路裝置的一個實施例，已知下述的結構。如圖7所示，電路裝置71在電路基板72的上表面構筑由導電圖案73和電路元件74構成的混合集成電路，由樹脂密封體75整體覆蓋電路基板72的上表面、側表面及下表面。樹脂密封體75由利用傳遞模塑法所形成的第一樹脂密封體75A和將固體的樹脂片熔化而形成的第二樹脂密封體75B構成。需要說明的是，如圖所示，與電路基板72上表面的導電圖案73電連接的引線76，從樹脂密封體75的側表面向樹脂密封體75的外部引出(例如，參照專利文獻2)

專利文獻1：(日本)特開2003-17515號公報(第6-9頁、第8-9圖)

專利文獻2：(日本)特開2010-67852號公報(第4-10頁、第1-4圖)

首先，在利用圖6(A)及(B)說明的制造方法中，從樹脂密封模具56的澆口部60注入的樹脂碰撞到電路基板51的側表面，并且通過在電路基板51上形成的曲面62，便于在電路基板51的下表面的狹窄區域內填充樹脂。為了防止在電路基板51的下表面的狹窄區域存在未填充區域，該狹窄區域需要具有一定的厚度，以便于使樹脂流動，這樣就導致存在難以實現電路基板51下表面的樹脂密封體厚度的薄膜化，從而難以提高樹脂密封體的散熱性的問題。

為了特別解決該散熱性的問題，可以考慮增大密封用樹脂內的填料的含有率以及增大該填料的粒徑。然而，增大填料的含有率以及增大該填料的粒徑，導致出現使樹脂的流動性惡化、在電路基板51的下表面易存在未填充區域的新問題。并且，就所使用的填料的材料及形狀而言，在利用一種樹脂整體密封整個電路基板51的制造方法中，還存在電路元件損壞、金屬細線斷線等問題，存在該填料的材料及形狀被限定的問題。

接著，在利用圖7說明的電路裝置71中，雖然防止了電路裝置72的下表面存在未填充區域，實現了樹脂密封體的薄型化，但是，關于進一步提高散熱性的結構方面卻完全沒有明示。

發明內容

本發明鑒于上述各種問題而做出。在本發明的電路裝置中，具有：電路基板、設置在所述電路基板的一主表面側的導電圖案、固定在所述導電圖案上的電路元件以及覆蓋所述電路基板的樹脂密封體，該電路裝置的特征在于，所述樹脂密封體包括：覆蓋至少所述電路基板的一主表面側的第一樹脂密封體、覆蓋至少與所述電路基板的所述一主表面相對的另一主表面側的第二樹脂密封體，所述第二樹脂密封體所含有的填料粒徑大于所述第一樹脂密封體所含有的填料粒徑。

在本發明中，覆蓋電路基板下表面側的樹脂所含有的填料粒徑大于覆蓋電路基板上表面側的樹脂所含有的填料粒徑，由此提高了電路裝置向外部的散熱性。

而且，在本發明中，在電路基板下表面側不配置電路元件等，并且使用氧化鋁作為電路基板下表面側的樹脂內的填料，由此大幅降低了含有該填料的樹脂的熱阻。

還有，在本發明中，使用樹脂片形成電路基板的下表面側的樹脂，由此該樹脂內所含有的填料的粒徑增大，提高了電路裝置向外部的散熱性。

另外，在本發明中，配置在電路基板的下表面側的填料形狀為多角形形狀，由此大幅降低了含有該填料的樹脂的熱阻。

還有，在本發明中，使用二氧化硅(シリカ)作為重視耐濕性的電路基板上表面側的樹脂內的填料，大幅降低了材料成本。

附圖說明

圖1(A)是說明本發明實施方式的電路裝置的立體圖，(B)是說明本發明實施方式的電路裝置的剖面圖；