[發(fā)明專利]一種帶CRC校驗(yàn)功能的IIC總線接口控制器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110201584.5
• 申請(qǐng)日: 2011-07-19
• 公開（公告）號(hào): CN102262572A
• 公開（公告）日: 2011-11-30
• 發(fā)明（設(shè)計(jì)）人: 沈海斌;賴英超;馮文杰
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)
• 主分類號(hào): G06F11/08
• 分類號(hào): G06F11/08;G06F13/38
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 杜軍

技術(shù)領(lǐng)域

本發(fā)明涉及IIC總線接口控制器，尤其是一種帶CRC校驗(yàn)功能的IIC總線接口控制器。

背景技術(shù)

IIC總線是PHILIPS公司開發(fā)的一種簡(jiǎn)單、雙向、二進(jìn)制、同步串行總線，其可以解決各個(gè)串行設(shè)備間的通行。物理上IIC總線共有兩條信號(hào)線，這兩條信號(hào)線分別為數(shù)據(jù)線SDA（Serial?Data）和時(shí)鐘線SCL（Serial?Clock），并且都是雙向傳輸?shù)摹Ｓ布希琁IC通過(guò)使用集電極開路們將連接在總線上的設(shè)備以“線與”方式與總線連接，而不是通常的三態(tài)門。因此，IIC總線是一個(gè)廉價(jià)、優(yōu)質(zhì)的總線，其適用于消費(fèi)電子、通訊電子、工業(yè)電子等領(lǐng)域的低速器件。

IIC總線接口的主要功能是實(shí)現(xiàn)高速設(shè)備與低速設(shè)備之間的數(shù)據(jù)傳輸，其典型應(yīng)用環(huán)境如圖1所示，其作用是高速設(shè)備/主機(jī)與低速設(shè)備之間的橋梁。而集成在芯片內(nèi)部的IIC總線接口，其上位連接的高速設(shè)備就是通過(guò)高速總線（如APB、Wishbone等）連接的微處理器，而下位的低速設(shè)備就是一些帶有IIC接口的外部低速設(shè)備。

IIC總線雖然應(yīng)用廣泛，成本低廉，其在進(jìn)行一次數(shù)據(jù)傳輸時(shí)也沒有數(shù)據(jù)量的限制，但是對(duì)于數(shù)據(jù)本身在傳輸過(guò)程中沒有校驗(yàn)的過(guò)程，如果出現(xiàn)數(shù)據(jù)傳輸錯(cuò)誤的情況是無(wú)法察覺的，因此，IIC總線的傳輸在數(shù)據(jù)的安全性和準(zhǔn)確性上是無(wú)法得到保證的。

發(fā)明內(nèi)容

為了克服目前IIC總線在傳輸數(shù)據(jù)上不能保證安全性和準(zhǔn)確性的缺點(diǎn)，本發(fā)明設(shè)計(jì)了一種IIC總線接口控制器，對(duì)在IIC總線上數(shù)據(jù)的傳輸過(guò)程融入了校驗(yàn)過(guò)程，其在保證了IIC原有的優(yōu)點(diǎn)之外，也可以有效的保證數(shù)據(jù)傳輸過(guò)程中對(duì)數(shù)據(jù)安全性與準(zhǔn)確性的需求。

??一種帶CRC校驗(yàn)功能的IIC總線接口控制器，IIC總線接口控制器是IIC總線接口中的一個(gè)重要組成部分；一個(gè)完整的IIC總線接口包括三大部分：時(shí)鐘控制，外設(shè)總線接口以及IIC總線接口控制器。

本發(fā)明所采取的技術(shù)方案是：

1）一種帶CRC校驗(yàn)功能的IIC總線接口控制器，包括傳輸控制器模塊，負(fù)責(zé)IIC總線傳輸過(guò)程中的狀態(tài)機(jī)控制，控制傳輸?shù)拈_始/結(jié)束，控制信號(hào)的傳輸，響應(yīng)位的發(fā)送與接收，以及數(shù)據(jù)的串并和并串轉(zhuǎn)換；數(shù)據(jù)接收及校驗(yàn)?zāi)K，負(fù)責(zé)接收IIC總線上傳來(lái)的數(shù)據(jù)并對(duì)接收到的數(shù)據(jù)進(jìn)行CRC校驗(yàn)；數(shù)據(jù)發(fā)送及校驗(yàn)?zāi)K，負(fù)責(zé)向IIC總線上發(fā)送數(shù)據(jù)并對(duì)所要發(fā)送的數(shù)據(jù)進(jìn)行CRC校驗(yàn)；輸入同步模塊，負(fù)責(zé)IIC總線上所傳來(lái)的時(shí)鐘與本地的時(shí)鐘進(jìn)行同步同時(shí)也負(fù)責(zé)IIC總線上傳來(lái)的數(shù)據(jù)比特流與本地時(shí)鐘的同步；地址匹配模塊，負(fù)責(zé)地址信息的保存與傳送，當(dāng)作為IIC主機(jī)時(shí)，其負(fù)責(zé)保存并發(fā)送從機(jī)的地址信息，當(dāng)作為IIC從機(jī)時(shí)，其負(fù)責(zé)接收并保存主機(jī)發(fā)送過(guò)來(lái)的從機(jī)地址信息，并與自己本身的從機(jī)地址進(jìn)行匹配驗(yàn)證。

2）如1）中所述的傳輸控制器模塊包括：傳輸控制狀態(tài)機(jī)，用于控制IIC傳輸過(guò)程中的狀態(tài)轉(zhuǎn)換；控制開始/結(jié)束模塊，用于控制IIC傳輸過(guò)程中的開始/結(jié)束信號(hào)，當(dāng)作為IIC主機(jī)在總線上進(jìn)行數(shù)據(jù)傳輸時(shí)，本模塊用于產(chǎn)生并發(fā)送開始/結(jié)束信號(hào)，當(dāng)作為IIC從機(jī)在總線上進(jìn)行數(shù)據(jù)傳輸時(shí)，本模塊用于檢測(cè)并接收其他主機(jī)發(fā)送的開始/結(jié)束信號(hào)；控制信號(hào)傳輸模塊，用于傳輸控制狀態(tài)機(jī)在狀態(tài)轉(zhuǎn)換時(shí)發(fā)送和接收相應(yīng)的控制信號(hào)；發(fā)送并轉(zhuǎn)串模塊，用于向IIC總線上發(fā)送數(shù)據(jù)時(shí)，將原來(lái)的并行8位字節(jié)數(shù)據(jù)轉(zhuǎn)換為串行的比特流數(shù)據(jù)；接收串轉(zhuǎn)并模塊，用于從IIC總線上接收數(shù)據(jù)時(shí)，將串行的比特流數(shù)據(jù)轉(zhuǎn)換為8位并行的字節(jié)數(shù)據(jù)；響應(yīng)位發(fā)送與接收模塊，用于發(fā)送和接收數(shù)據(jù)傳輸過(guò)程中的響應(yīng)位。

3）如1）中所述的數(shù)據(jù)接收及校驗(yàn)?zāi)K包括：二級(jí)8比特?cái)?shù)據(jù)接收緩沖器，用于二級(jí)緩存接收來(lái)的字節(jié)數(shù)據(jù)；CRC16數(shù)據(jù)校驗(yàn)?zāi)K，用于對(duì)第一級(jí)緩存器傳來(lái)的數(shù)據(jù)進(jìn)行CRC16數(shù)據(jù)校驗(yàn)，并對(duì)CRC16校驗(yàn)結(jié)果進(jìn)行三級(jí)緩存，當(dāng)接收到數(shù)據(jù)傳輸完畢信號(hào)時(shí)，第三級(jí)緩存中的CRC16結(jié)果為最終的CRC結(jié)果；CRC16碼提取模塊，用于在接收到數(shù)據(jù)傳輸完畢信號(hào)時(shí)，把接收數(shù)據(jù)的末兩字節(jié)提取過(guò)來(lái)，作為整串?dāng)?shù)據(jù)的CRC16校驗(yàn)碼，并傳送到比較器中與第三級(jí)緩存中的CRC結(jié)果進(jìn)行比較；比較器，將?CRC16碼提取模塊傳送來(lái)的數(shù)據(jù)與16比特三級(jí)緩存中第三級(jí)緩存中的CRC結(jié)果進(jìn)行比較，并將比較的結(jié)果傳送給傳輸控制器。其比較結(jié)果如果是不相同的，說(shuō)明CRC校驗(yàn)錯(cuò)誤，就要發(fā)起中斷。