[發明專利]一種無線射頻模塊電路

有效

• 申請號: 201110201581.1
• 申請日: 2011-07-19
• 公開（公告）號: CN102299725A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 王瑞榮;葉榕榕;王建中;薛安克;蔡優筆
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

1.一種無線射頻模塊電路,包括射頻芯片模塊、電平轉換模塊、穩壓模塊、外圍接口模塊和巴倫濾波模塊，其特征在于：外圍接口模塊的電源輸出端接穩壓模塊和電平轉換模塊的一個電源端；穩壓模塊的輸出端接射頻芯片模塊電源輸入端及電平轉換模塊的另一個電源端；射頻芯片模塊的發射接收端接巴倫濾波模塊，經過巴倫濾波模塊與外圍接口模塊連接；射頻芯片模塊的I/O口接外圍接口模塊或射頻芯片模塊經過電平轉換模塊與外圍接口模塊連接；

所述的射頻芯片模塊包括第一芯片IC1、第一電容C1、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第九電容C9、第十電容C10、第十一電容C11、第十二電容C12、第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第十七電容C17、第十八電容C18、第十九電容C19、第一電阻R1、第二電阻R2、第一晶振Q1和第二晶振Q2；

第一電容C1的一端、第二電容C2的一端、第一芯片IC1的第1腳和第一芯片IC1的第48腳接電源；第一電容C1的另一端和第二電容C2的另一端接地；第三電容C3的一端、第四電容C4的一端、第五電容C5的一端、第一芯片IC1的第35腳和第一芯片IC1的第36腳接電源；第三電容C3的另一端、第四電容C4的另一端和第五電容C5的另一端接地；第一電阻R1的一端接第一芯片IC1的第2腳；第一電阻R1的另一端接地；第六電容C6的一端、第七電容C7的一端和第一芯片IC1的第4腳接電源；第六電容C6的另一端和第七電容C7的另一端接地；第八電容C8的一端和第一晶振Q1的一端接第一芯片IC1的第5腳；第九電容C9的一端和第一晶振Q1的另一端接第一芯片IC1的第6腳；第八電容C8的另一端和第九電容C9的另一端接地；第十電容C10的一端和第二晶振Q2的一端接第一芯片IC1的第7腳；第十一電容C11的一端和第二晶振的Q2的另一端接第一芯片IC1的第8腳；第十電容C10的另一端和第十一電容C11的另一端接地；第十二電容C12的一端、第十三電容C13的一端和第一芯片IC1的第32腳接電源；第十二電容C12的另一端和第十三電容C13的另一端接地；第十四電容C14的一端和第十五電容C15的一端接第一芯片IC1的第28腳；第二電阻R2的一端接第一芯片IC1的第25腳；第二電阻R2的另一端接地；第十六電容C16的一端、第十七電容C17的一端、第一芯片IC1的第12腳和第一芯片IC1的第13腳接電源；第十六電容C16的另一端和第十七電容C17的另一端接地；第十八電容C18的一端、第十九電容C19的一端和第一芯片IC1的第24腳接電源；第十八電容C18的另一端和第十九電容C19的另一端接地；

第一芯片IC1的第15腳接第二芯片IC2的第13腳；第一芯片IC1的第16腳接第二芯片IC2的第12腳；第一芯片IC1的第18腳接第二芯片IC2的第11腳；第一芯片IC1的第30腳接第二芯片IC2的第10腳；第一芯片IC1的第9腳接第三芯片IC3的第13腳和第三電阻R3的一端；第一芯片IC1的第17腳接第三芯片IC3的第12腳和第四電阻R4的一端；第一芯片IC1的第27腳接第三芯片IC3的第11腳和第五電阻R5的一端；第一芯片IC1的第26腳接第三芯片IC3的第10腳；第一芯片IC1的第29腳接第七電阻的一端；第一芯片IC1的第19腳接外圍接口模塊的第13腳；第一芯片IC1的第20腳接外圍接口模塊的第12腳；第一芯片IC1的第21腳接外圍接口模塊的第11腳；第一芯片IC1的第22腳接外圍接口模塊的第10腳；第一芯片IC1的第41腳接第三電感L3的一端和第四電感L4的一端；第一芯片IC1的第42腳接第三電感L3的另一端和第二電感L2的一端；第一芯片IC1的第44腳接第一電感L1的一端、第二十二電容C22的一端和腳；第一芯片IC1的第45腳接第一電感L1的另一端、第二十一電容C21的一端和巴倫BALUN1的第3腳；第一芯片IC1的第47腳接第二十電容C20的一端和巴倫BALUN1的第2腳；第一芯片IC1的第3腳、第一芯片IC1的第10腳、第一芯片IC1的第11腳、第一芯片IC1的第14腳、第一芯片IC1的第23腳、第一芯片IC1的第31腳、第一芯片IC1的第34腳、第一芯片IC1的第39腳、第一芯片IC1的第40腳、第一芯片IC1的第43腳和第一芯片IC1的第46腳接地；第一芯片IC1的第37腳和第一芯片IC1的第38腳懸空；所述的第一芯片IC1型號為NA5TR1；

所述的巴倫濾波模塊包括巴倫BALUN1、帶通濾波器BPF1、第二十電容C20、第二十一電容C21、第二十二電容C22、第一電感L1、第二電感L2、第三電感L3和第四電感L4；

巴倫BALUN1的第3腳接第一電感L1的一端和第二十一電容C21的一端；巴倫BALUN1的第4腳接第一電感L1的另一端和第二十二電容C22的一端；第二十一電容C21的另一端接第二電感L2的一端；第二電感L2的另一端接第三電感L3的一端；第三電感L3的另一端接第四電感L4的一端；第四電感L4的另一端接第二十二電容C22的另一端；第二十電容C20的一端接巴倫BALUN1的第2腳，第二十電容C20的另一端接地；巴倫BALUN1的第1腳接帶通濾波器BPF1的第2腳，帶通濾波器BPF1的第4腳接外圍接口模塊的第27腳；所述的巴倫BALUN1型號為LDB182G4520C，帶通濾波器BPF1型號為LFB2H2G45SG7A159；

所述的電平轉換模塊包括第二芯片IC2、第三芯片IC3、第二十四電容C24、第二十五電容C25、第二十六電容C26、第三電阻R3、第四電阻R4、第五電阻R5、P型場效應管T1、N型場效應管T2、第六電阻R6和第七電阻R7；

第二十三電容C23的一端、第二芯片IC2的第1腳、第二芯片IC2的第2腳和第二芯片IC2的第3腳接VSS；第二十三電容C23的另一端接地；第二十四電容C24的一端和第二芯片IC2的第16腳接VCC；第二十四電容C24的另一端接地；第二芯片IC2的第4腳接外圍接口模塊的第5腳；第二芯片IC2的第5腳接外圍接口模塊的第36腳；第二芯片IC2的第6腳接外圍接口模塊的第9腳；第二芯片IC2的第7腳接外圍接口模塊的第14腳；第二芯片IC2的第10腳接第一芯片IC1的第30腳；第二芯片IC2的第11腳接第一芯片IC1的第18腳；第二芯片IC2的第12腳接第一芯片IC1的第16腳；第二芯片IC2的第13腳接第一芯片IC1的第15腳；第二芯片IC2的第8腳、第二芯片IC2的第9腳、第二芯片IC2的第14腳和第二芯片IC2的第15腳接地；第二十五電容C25的一端和第三芯片IC3的第1腳接VSS；第二十五電容C25的另一端接地；第二十六電容C26的一端和第三芯片IC3的第16腳接VCC；第二十六電容C26的另一端接地；第三芯片IC3的第4腳接外圍接口模塊的第29腳；第三芯片IC3的第5腳接外圍接口模塊的第8腳；第三芯片IC3的第6腳接外圍接口模塊的第34腳；第三芯片IC3的第7腳接外圍接口模塊的第35腳；第三芯片IC3的第10腳接第一芯片IC1的第26腳；第三芯片IC3的第11腳和第五電阻R5的一端接第一芯片IC1的第27腳；第五電阻R5的另一端接VCC；第三芯片IC3的第12腳和第四電阻R4的一端接第一芯片IC1的第17腳；第四電阻R4的另一端接VCC；第三芯片IC3的第13腳和第三電阻R3的一端接第一芯片IC1的第9腳；第三電阻R3的另一端接VCC；第三芯片IC3的第2腳、第三芯片IC3的第3腳、第三芯片IC3的第8腳、第三芯片IC3的第9腳、第三芯片IC3的第14腳和第三芯片IC3的第15腳接地；P型場效應管T1的S極和第六電阻R6的一端接VSS，P型場效應管TI的D極接外圍接口模塊的第7腳；P型場效應管T1的G極接第六電阻R6的另一端和N型場效應管T2的D極；N型場效應管T2的S極接地；N型場效應管T2的G極接第七電阻R7的一端；第七電阻R7的另一端接射頻芯片模塊；所述的第二芯片IC2和第三芯片IC3的型號均為SN74AVC4T245，P型場效應管T1的型號為IRLML5203，N型場效應管T2的型號為PMV60EN；

所述的穩壓模塊包括第四芯片IC4、第二十七電容C27、第二十八電容C28和第二十九電容C29；

電源的輸入端VSS作為穩壓模塊的輸入端，電源的輸入端VSS接外圍接口模塊的第2腳、外圍接口模塊的第23腳和第二十七電容C27的一端、第四芯片IC4的第6腳和第四芯片IC4的第8腳；第二十七電容C27的另一端接地；電源的輸出端VCC輸出2.5V電源，接第四芯片IC4的第1腳和第二十九電容C29的一端；第二十九電容C29的另一端接地；第二十八電容C28的一腳接第四芯片IC4的第4腳；第二十八電容C28的另一端接地；第四芯片IC4的第5腳和第四芯片IC4的第9腳接地；第四芯片IC4的第2腳、第四芯片IC4的第3腳和第四芯片IC4的第7腳懸空；所述的第四芯片IC4型號為TPS79425DGN；

所述的外圍接口模塊包括36個引腳；外圍接口模塊的第2腳和外圍接口模塊的第23腳接電源的輸入端VSS；外圍接口模塊的第5腳接第二芯片IC2的第4腳；外圍接口模塊的第7腳接P型場效應管TI的D極；外圍接口模塊的第8腳接第三芯片的第5腳；外圍接口模塊的第9腳接第二芯片IC2的第6腳；外圍接口模塊的第10腳接第一芯片IC1的第22腳；外圍接口模塊的第11腳接第一芯片IC1的第21腳；外圍接口模塊的第12腳接第一芯片IC1的第20腳；外圍接口模塊的第13腳接第一芯片IC1的第19腳；外圍接口模塊的第14腳接第二芯片IC2的第7腳；外圍接口模塊的第27腳接帶通濾波器BPF1的第4腳；外圍接口模塊的第29腳接第三芯片IC3的第4腳；外圍接口模塊的第34腳接第三芯片IC3的第6腳；外圍接口模塊的第35腳接第三芯片IC3的第7腳；外圍接口模塊的第36腳接第二芯片IC2的第5腳；外圍接口模塊的第1腳、外圍接口模塊的第3腳、外圍接口模塊的第4腳、外圍接口模塊的第6腳、外圍接口模塊的第15腳、外圍接口模塊的第16腳、外圍接口模塊的第17腳、外圍接口模塊的第18腳、外圍接口模塊的第19腳、外圍接口模塊的第20腳、外圍接口模塊的第21腳、外圍接口模塊的第22腳、外圍接口模塊的第24腳、外圍接口模塊的第25腳、外圍接口模塊的第26腳、外圍接口模塊的第28腳、外圍接口模塊的第30腳、外圍接口模塊的第31腳、外圍接口模塊的第32腳和外圍接口模塊的第33腳接地。