[發明專利]半導體器件及其制造方法

有效

• 申請號: 201110201271.X
• 申請日: 2011-07-19
• 公開（公告）號: CN102891175A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 三重野文健
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/08;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金曉

1.一種半導體器件，其特征在于，所述半導體器件包括：

位于襯底上的柵極結構；

位于所述柵極結構兩側的含鍺半導體層；

在所述含鍺半導體層之間外延生長的被摻雜的外延半導體層；

所述含鍺半導體層與所述外延半導體層的底面位于同一水平面上；

其中，所述外延半導體層用作溝道區，并且含鍺半導體層用作源漏延伸區。

2.如權利要求1所述的半導體器件，其特征在于，所述含鍺半導體層為P型摻雜的鍺外延層，其摻雜濃度為1E15-1E17cm^-3。

3.如權利要求1所述的半導體器件，其特征在于，所述被摻雜的外延半導體層為被N型摻雜的鍺外延層，其摻雜濃度為1E13-1E15cm^-3。

4.如權利要求1-3中任意一項所述的半導體器件，其特征在于，所述外延半導體層與所述含鍺半導體層的厚度均為5～50nm。

5.如權利要求1所述的半導體器件，其特征在于，所述半導體器件為PMOS晶體管。

6.如權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括位于所述被摻雜的外延半導體層上的高K柵極電介質層和金屬柵極層。

7.如權利要求6所述的半導體器件，其特征在于，所述高K柵極電介質層在所述金屬柵極層的底面和周圍形成為U形。

8.如權利要求4所述的半導體器件，其特征在于，所述外延半導體層與所述含鍺半導體層的厚度均為約20nm。

9.一種半導體器件的制造方法，其特征在于，所述方法包括如下步驟：

在半導體襯底上形成含鍺半導體層；

在所述含鍺半導體層上形成被圖案化的疊層結構，所述疊層結構從下至上依次包括位于所述含鍺半導體層上的柵極電介質層和柵極層；

在所述疊層結構的兩側形成側壁間隔件和層間電介質層；

去除所述柵極電介質層和柵極層以暴露出下面的含鍺半導體層；

去除所暴露的含鍺半導體層以暴露出所述半導體襯底；

在所暴露的半導體襯底上外延生長被摻雜的外延半導體層。

10.如權利要求9所述的方法，其特征在于，所述含鍺半導體層為P型摻雜的鍺外延層，其摻雜濃度為1E15-1E17cm^-3。

11.如權利要求9所述的方法，其特征在于，所述外延半導體層為N型摻雜的鍺外延層，其摻雜濃度為1E13-1E15cm^-3。

12.如權利要求9-11中任意一項所述的方法，其特征在于，所述外延半導體層被外延生長為與所述含鍺半導體層的厚度相同，所述厚度為5～50nm。

13.如權利要求9-11中任意一項所述的方法，其特征在于，在形成所述外延半導體層之后，進一步包括在所述外延半導體層上形成高K柵極電介質層和金屬柵極層。

14.如權利要求12所述的方法，其特征在于，所述外延半導體層與所述含鍺半導體層的厚度均被形成為約20nm。

15.如權利要求9所述的方法，其特征在于，所述去除所暴露的含鍺半導體層部分暴露出襯底的至少一部分的步驟包括：利用反應性離子蝕刻方法來進行所述去除所述暴露的含鍺半導體層的步驟部分。

16.如權利要求9所述的方法，其特征在于，所述高K柵極電介質層在所述金屬柵極層的底面和周圍形成為U形。