[發(fā)明專利]一種對(duì)存儲(chǔ)器接口電路進(jìn)行在線調(diào)試的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110197019.6
• 申請(qǐng)日: 2009-11-11
• 公開(kāi)（公告）號(hào): CN102332308A
• 公開(kāi)（公告）日: 2012-01-25
• 發(fā)明（設(shè)計(jì)）人: 龔源泉;許俊;耿磊;賈復(fù)山
• 申請(qǐng)（專利權(quán)）人: 盛科網(wǎng)絡(luò)(蘇州)有限公司
• 主分類號(hào): G11C29/12
• 分類號(hào): G11C29/12
• 代理公司: 北京華夏博通專利事務(wù)所 11264
• 代理人: 孫東風(fēng)

技術(shù)領(lǐng)域

本發(fā)明涉及硬件測(cè)試的技術(shù)領(lǐng)域，尤其涉及對(duì)存儲(chǔ)器接口電路進(jìn)行調(diào)試的技術(shù)。

背景技術(shù)

隨著以太網(wǎng)和芯片技術(shù)的迅猛發(fā)展，存儲(chǔ)器芯片以及存儲(chǔ)器IP(以下以存儲(chǔ)器IP為例進(jìn)行說(shuō)明，所述存儲(chǔ)器均指存儲(chǔ)器IP)的規(guī)模也越來(lái)越大，對(duì)存儲(chǔ)器芯片進(jìn)行測(cè)試以保證其內(nèi)部電路的正確性顯得尤為重要。現(xiàn)有的BIST(Built-in?Self?Test，內(nèi)建自測(cè)試)技術(shù)，在芯片電路設(shè)計(jì)的時(shí)候，在存儲(chǔ)器內(nèi)部插入一些邏輯門(mén)電路，在芯片制造的時(shí)候由制造商進(jìn)行生產(chǎn)測(cè)試，以檢測(cè)存儲(chǔ)器芯片是否合格。其基本結(jié)構(gòu)如圖1所示。

該BIST結(jié)構(gòu)需要利用專用外部測(cè)試設(shè)備產(chǎn)生激勵(lì)對(duì)存儲(chǔ)器進(jìn)行測(cè)試。在開(kāi)發(fā)由多顆芯片組成的電路板時(shí)，軟件工程師不能使用軟件激勵(lì)該BIST電路對(duì)存儲(chǔ)器進(jìn)行測(cè)試。同時(shí)，該電路結(jié)構(gòu)由于存在于存儲(chǔ)器內(nèi)部，無(wú)法對(duì)存儲(chǔ)器與使用該存儲(chǔ)器的ASIC(Application?Specific?Integrated?Circuit，專用集成電路)內(nèi)部邏輯之間的接口進(jìn)行檢測(cè)。同時(shí)，如果該存儲(chǔ)器在電路板開(kāi)發(fā)的時(shí)候，內(nèi)部電路因?yàn)榉N種原因出現(xiàn)問(wèn)題，軟件工程師不能利用該BIST結(jié)構(gòu)對(duì)該電路問(wèn)題進(jìn)行快速定位。

公開(kāi)號(hào)為CN?1818701A的專利使用了一種內(nèi)置于芯片的實(shí)速邏輯-BIST在邏輯模塊期望的工作速度下實(shí)現(xiàn)邏輯模塊故障的測(cè)試能力，同時(shí)實(shí)現(xiàn)對(duì)給定邏輯模塊的現(xiàn)場(chǎng)測(cè)試。然而，在使用電路板對(duì)ASIC進(jìn)行功能開(kāi)發(fā)的時(shí)候，軟件工程師往往會(huì)遇到一些問(wèn)題，需要查看ASIC內(nèi)部邏輯與存儲(chǔ)器之間交換的數(shù)據(jù)，即ASIC邏輯的訪問(wèn)信息。該專利沒(méi)有這種專門(mén)記錄ASIC邏輯訪問(wèn)信息的電路，而這也是存儲(chǔ)器內(nèi)部BIST結(jié)構(gòu)所無(wú)法提供的。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種對(duì)存儲(chǔ)器接口電路進(jìn)行在線測(cè)試的方法，在進(jìn)行電路板開(kāi)發(fā)時(shí)，可以通過(guò)軟件寫(xiě)入數(shù)據(jù)，觸發(fā)存儲(chǔ)器的寫(xiě)和讀操作，實(shí)現(xiàn)對(duì)存儲(chǔ)器的接口以及內(nèi)部電路進(jìn)行測(cè)試的存儲(chǔ)器外部BIST；同時(shí)也可以通過(guò)軟件觸發(fā)數(shù)據(jù)提取操作，在ASIC對(duì)存儲(chǔ)器進(jìn)行正常數(shù)據(jù)訪問(wèn)的狀態(tài)下，對(duì)存儲(chǔ)器與ASIC內(nèi)部邏輯之間交換的數(shù)據(jù)進(jìn)行記錄，便于軟件工程師進(jìn)行在線調(diào)試。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提出一種采用ASIC內(nèi)部訪問(wèn)數(shù)據(jù)提取的操作方法對(duì)存儲(chǔ)器接口電路進(jìn)行在線調(diào)試的方法，其包括如下步驟：

1)軟件配置訪問(wèn)提取控制寄存器，確定進(jìn)行訪問(wèn)提取的方式；

2)觸發(fā)ASIC進(jìn)行正常的存儲(chǔ)器訪問(wèn)讀或?qū)懖僮鳎?/p>

3)軟件將訪問(wèn)提取模式使能寄存器置為1，啟動(dòng)對(duì)ASIC訪問(wèn)信息的提取。

4)數(shù)據(jù)提取模塊從ASIC訪問(wèn)總線提取訪問(wèn)信息，然后寫(xiě)入數(shù)據(jù)請(qǐng)求模塊；

5)如果ASIC訪問(wèn)執(zhí)行讀操作，結(jié)果記錄模塊將從存儲(chǔ)器讀取的數(shù)據(jù)記錄到輸出結(jié)果存儲(chǔ)模塊；如果ASIC訪問(wèn)執(zhí)行寫(xiě)操作，則無(wú)需記錄訪問(wèn)結(jié)果；

6)當(dāng)該裝置將數(shù)據(jù)請(qǐng)求模塊和輸出結(jié)果存儲(chǔ)模塊的所有條目寫(xiě)完時(shí)，停止訪問(wèn)提取操作。

所述方法還包括軟件讀取數(shù)據(jù)請(qǐng)求模塊和輸出結(jié)果存儲(chǔ)模塊里面的數(shù)據(jù)，對(duì)ASIC內(nèi)部邏輯或其與存儲(chǔ)器的接口進(jìn)行調(diào)試。

所述步驟6)中當(dāng)該裝置將數(shù)據(jù)請(qǐng)求模塊和輸出結(jié)果存儲(chǔ)模塊的所有條目寫(xiě)完時(shí)，會(huì)將訪問(wèn)提取完成寄存器置為1；軟件通過(guò)讀取該寄存器，得知訪問(wèn)提取結(jié)束的信息，從而將訪問(wèn)提取使能寄存器寫(xiě)為0，停止訪問(wèn)提取操作。

所述步驟1)中的提取控制寄存器的訪問(wèn)方式為一次或多次。

本發(fā)明既可以使用軟件對(duì)在電路板開(kāi)發(fā)過(guò)程中發(fā)生故障的存儲(chǔ)器條目進(jìn)行故障診斷，尤其可以利用特殊數(shù)據(jù)對(duì)存儲(chǔ)器的接口的功能和信號(hào)完整性進(jìn)行測(cè)試，以確定該接口的硬件性能。同時(shí)，本發(fā)明也提供了ASIC芯片軟件開(kāi)發(fā)過(guò)程中對(duì)存儲(chǔ)器接口進(jìn)行監(jiān)測(cè)的方法，對(duì)軟件系統(tǒng)的故障診斷提供了有效的依據(jù)。該發(fā)明裝置和方法極大的提高了使用存儲(chǔ)器進(jìn)行在線開(kāi)發(fā)和調(diào)試的工作效率。

附圖說(shuō)明

圖1為現(xiàn)有存儲(chǔ)器的內(nèi)建自測(cè)試基本結(jié)構(gòu)圖；

圖2為本發(fā)明對(duì)存儲(chǔ)器接口電路進(jìn)行在線調(diào)試裝置的電路模塊圖；

圖3為本發(fā)明存儲(chǔ)器外部BIST操作的流程圖；

圖4為本發(fā)明ASIC訪問(wèn)信息提取操作的流程圖。

具體實(shí)施方式

本發(fā)明所揭示的對(duì)存儲(chǔ)器接口電路進(jìn)行在線調(diào)試的方法所涉及的裝置，其包括數(shù)據(jù)請(qǐng)求存儲(chǔ)模塊，輸出結(jié)果存儲(chǔ)模塊，數(shù)據(jù)寫(xiě)入/讀取模塊，數(shù)據(jù)提取模塊，結(jié)果記錄模塊以及CPU接口模塊，各模塊的功能分別為：

數(shù)據(jù)請(qǐng)求存儲(chǔ)模塊：存儲(chǔ)從CPU寫(xiě)入或者ASIC內(nèi)部邏輯產(chǎn)生對(duì)存儲(chǔ)器的訪問(wèn)請(qǐng)求地址和數(shù)據(jù)；