[發(fā)明專利]包括溝道停止區(qū)的半導(dǎo)體器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201110196783.1
• 申請(qǐng)日: 2011-07-14
• 公開（公告）號(hào): CN102339862A
• 公開（公告）日: 2012-02-01
• 發(fā)明（設(shè)計(jì)）人: R.埃爾佩爾特
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技奧地利有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L21/336
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 曲寶壯;盧江

背景技術(shù)

諸如結(jié)型場(chǎng)效應(yīng)晶體管（JFET）之類的半導(dǎo)體器件被廣泛地用于各種半導(dǎo)體應(yīng)用，諸如高功率應(yīng)用或包括半導(dǎo)體開關(guān)的高電壓應(yīng)用。諸如導(dǎo)通行為、截止行為和響應(yīng)速度之類的JFET的器件特性與器件布局密切相關(guān)。

為了滿足改善的導(dǎo)通行為、截止行為和響應(yīng)速度的需求，對(duì)于能夠滿足這些需求的器件布局存在需要。

由于這些和其他原因，對(duì)本發(fā)明存在需要。

發(fā)明內(nèi)容

根據(jù)半導(dǎo)體器件的實(shí)施例，該器件包括在第二導(dǎo)電性的溝道區(qū)域的第一側(cè)與溝道區(qū)域鄰接的第一導(dǎo)電類型的本體區(qū)域。第一導(dǎo)電類型的柵極控制區(qū)域在與第一側(cè)相對(duì)的溝道區(qū)域的第二側(cè)與溝道區(qū)域鄰接，溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓而控制其導(dǎo)電性。第二導(dǎo)電類型的源極區(qū)布置在本體區(qū)域內(nèi)且第二導(dǎo)電類型的溝道停止區(qū)布置在第一側(cè)，溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內(nèi)。溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。

根據(jù)制造半導(dǎo)體器件的方法的一個(gè)實(shí)施例，該方法包括在第二導(dǎo)電性的溝道區(qū)域的第一側(cè)形成與溝道區(qū)域鄰接的第一導(dǎo)電類型的本體區(qū)域。該方法還包括在與第一側(cè)相對(duì)的溝道區(qū)域的第二側(cè)形成與溝道區(qū)域鄰接的第一導(dǎo)電類型的柵極控制區(qū)域。溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓而控制其導(dǎo)電性。該方法還包括在本體區(qū)域內(nèi)形成第二導(dǎo)電類型的源極區(qū)且形成布置在第一側(cè)的第二導(dǎo)電類型的溝道停止區(qū)。溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內(nèi)。溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。

當(dāng)閱讀下面的詳細(xì)描述且當(dāng)查看附圖時(shí)，本領(lǐng)域技術(shù)人員將意識(shí)到附加特征和優(yōu)點(diǎn)。?

附圖說(shuō)明

附圖被包括在本說(shuō)明書中以提供對(duì)實(shí)施例的進(jìn)一步理解，并結(jié)合到本說(shuō)明書中且構(gòu)成本說(shuō)明書的一部分，附圖示出了實(shí)施例，且與說(shuō)明書一起用于解釋實(shí)施例的原理。其他實(shí)施例和實(shí)施例的很多潛在優(yōu)勢(shì)將容易被意識(shí)到，因?yàn)橥ㄟ^參考下面的詳細(xì)描述它們將被更好地理解。附圖中的元件沒有必要彼此成比例。相似的參考數(shù)字指示相應(yīng)的類似部件。

實(shí)施例的特征和優(yōu)點(diǎn)將從下面參考附圖的描述顯現(xiàn)。附圖沒有必要成比例且重點(diǎn)被放在說(shuō)明原理上。各個(gè)實(shí)施例的特征可以以任意方式組合，除非它們彼此排斥。

圖1說(shuō)明根據(jù)一個(gè)實(shí)施例包括溝道停止區(qū)的垂直結(jié)型場(chǎng)效應(yīng)晶體管（VJFET）的一部分的剖面圖；

圖2是說(shuō)明沿著圖1中示出的JFET的線AA’的摻雜劑分布的示圖，JFET包括通過離子注入和退火形成的溝道停止區(qū)；

圖3是說(shuō)明沿著圖1中示出的JFET的線AA’的摻雜劑分布的示圖，JFET包括通過原位摻雜形成的溝道停止區(qū)；

圖4說(shuō)明根據(jù)一個(gè)實(shí)施例包括具有相同橫向尺寸的溝道停止區(qū)和本體區(qū)域的VJFET的一部分的剖面圖；

圖5說(shuō)明根據(jù)另一實(shí)施例包括橫向伸出本體區(qū)域的端部的溝道停止區(qū)的VJFET的一部分的剖面圖；

圖6是說(shuō)明根據(jù)又一實(shí)施例分別包括溝道停止區(qū)的JFET和缺少溝道停止區(qū)的JFET的電流密度j與柵極電壓V_G的關(guān)系特性的示圖；

圖7是說(shuō)明根據(jù)一個(gè)實(shí)施例制造半導(dǎo)體器件的方法的簡(jiǎn)化流程圖；

圖8A至8C說(shuō)明根據(jù)另一實(shí)施例，在包括通過離子注入和退火形成的溝道停止區(qū)的垂直JFET的制造期間，半導(dǎo)體本體部分的剖面圖；

圖9A至9D說(shuō)明根據(jù)又一實(shí)施例，在包括通過原位摻雜形成的溝道停止區(qū)的垂直JFET的制造期間，半導(dǎo)體本體部分的剖面圖。

具體實(shí)施方式

圖1說(shuō)明包括橫向n溝道的垂直JFET?100。JFET?100包括電耦合到漏極接觸120的n⁺⁺型半導(dǎo)體本體110。第一n型層130在n⁺⁺型半導(dǎo)體本體110上形成。第二n型層140在第一n型層130上形成。

p⁺型柵極控制區(qū)域在第二n型層140上形成或者嵌入到第二n型層140并與其表面鄰接。p⁺型柵極控制區(qū)域150電耦合到柵極接觸160。

n⁺型溝道停止區(qū)170在第一層130和第二層140之間的界面180形成。p⁺型本體區(qū)域190在第一層130內(nèi)形成并與界面180鄰接。