[發明專利]半導體襯底的制造方法

有效

• 申請號: 201110193390.5
• 申請日: 2008-03-26
• 公開（公告）號: CN102231368A
• 公開（公告）日: 2011-11-02
• 發明（設計）人: 山崎舜平;川俁郁子;荒井康行
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/77
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 岳耀鋒

本申請是申請號為200810086790.4、申請日為2008年3月26日、發明名稱為“半導體裝置的制造方法”的發明專利申請的分案申請。

技術領域

本發明涉及具有在絕緣表面上設置半導體層的所謂SOI(Silicon?on?Insulator：絕緣體上硅片)結構的半導體襯底的制造方法。

背景技術

目前正在開發使用被稱為絕緣體上硅片(下面也稱為SOI)的半導體襯底的集成電路，該半導體襯底在絕緣表面上設置有較薄的單晶半導體層而代替將單晶半導體錠切成薄片來制造的硅片。使用SOI襯底的集成電路因為使晶體管的漏極和襯底之間的寄生電容降低而提高半導體集成電路的性能而引人注目。

雖然SOI襯底的制造方法各種各樣，但是作為兼容SOI層的高質量和高生產率(throughput)的制造方法，已知被稱為智能切割(Smart-Cut，注冊商標)的SOI襯底。在該SOI襯底中，將氫離子注入到成為硅層的鍵合片(Bond?Wafer)，并且將該鍵合片與成為支撐的另外的支撐片貼合在一起。與支撐片接合了的硅層通過以大約500℃的溫度進行加熱處理而從鍵合片分離。

作為使用這種SOI襯底的半導體裝置的一例，已知由本申請人申請的發明(參照專利文件1)。

[專利文件1]日本專利公開2000-012864

如此，雖然歷來存在SOI技術，但是根據硅片的尺寸決定SOI襯底的面積。因此，不能使用大面積襯底提高生產率。另一方面，雖然有通過激光退火使通過淀積法所形成的非晶硅層晶化，來在襯底上形成晶體硅層的方法，但是不能獲得單晶硅層，并且硅層的取向控制等也是困難的。

發明內容

本發明的目的在于在大面積襯底上高生產率及高成品率地制造高性能的半導體元件及集成電路。

在本發明中，當從單晶半導體襯底(鍵合片)轉置單晶半導體層時，通過對單晶半導體襯底選擇性地進行蝕刻(也稱為形成槽的加工)來形成分成為多個的單晶半導體層，然后將該單晶半導體層轉置到異種襯底(支撐襯底)，該單晶半導體層的尺寸是所制造的半導體元件的尺寸。因此，可以在支撐襯底上形成多個島狀單晶半導體層(SOI層)。由于先加工為元件尺寸的單晶半導體層且轉置，所以可以以單晶半導體層為單位轉置到支撐襯底，不受單晶半導體襯底的尺寸或形狀的限制。因而，可以進一步效率好地進行對大型支撐襯底的單晶半導體層的轉置。注意，在本說明書中，將轉置到支撐襯底上的單晶半導體層也稱為SOI層。

進而，由于轉置之前在鍵合片上將單晶半導體層加工為所希望的半導體元件的形狀及布置，所以不需要在支撐襯底上的單晶半導體膜的蝕刻等的加工處理。因此，可以減少轉置到支撐襯底之后的加工處理時發生的加熱或蝕刻損壞。另外，因為不需要形成元件分離區域，所以可以使制造工序簡化。

因此，通過本發明可以在支撐襯底上高成品率地形成所希望的形狀的多個單晶半導體層(SOI層)。因此，可以高生產率及高成品率地制造在大面積襯底上具有高性能的半導體元件及集成電路的半導體裝置。

此外，在本發明中半導體裝置是指可以通過利用半導體特性來工作的裝置。利用本發明可以制造具有包括半導體元件(晶體管、存儲器元件、二極管等)的電路的裝置或具有處理器電路的芯片等半導體裝置。

本發明的半導體裝置的制造方法的一個方式包括：形成單晶半導體層，該單晶半導體層由包含氫及/或稀有氣體元素的分離層和形成為深于在單晶半導體襯底中的分離層的縱槽分成為多個，該分離層形成在單晶半導體襯底的離其表面有一定的深度的位置上；將單晶半導體襯底的形成有單晶半導體層的面和具有絕緣表面的襯底的絕緣表面在內側方向彼此相對，以將單晶半導體層接合到絕緣表面；通過加熱處理將單晶半導體襯底和單晶半導體層彼此分離；以及，在具有絕緣表面的襯底的絕緣表面上設置多個單晶半導體層。

本發明的半導體裝置的制造方法的一個方式包括：將氫及/或稀有氣體元素照射到單晶半導體襯底，以在單晶半導體襯底的離其表面有一定的深度的位置上形成包含氫及/或稀有氣體元素的分離層，并且在該分離層上形成單晶半導體膜；選擇性地蝕刻分離層及單晶半導體膜，以形成單晶半導體層，該單晶半導體層由分離層和形成為深于在單晶半導體襯底中的分離層的縱槽分成為多個；將單晶半導體襯底的形成有單晶半導體層的面和具有絕緣表面的襯底的絕緣表面在內側方向彼此相對，以將單晶半導體層接合到絕緣表面；通過加熱處理將單晶半導體襯底和單晶半導體層彼此分離；以及，在具有絕緣表面的襯底的絕緣表面上設置多個單晶半導體層。