[發明專利]薄膜晶體管陣列基板及其制法

有效

• 申請號: 201110189950.X
• 申請日: 2011-07-07
• 公開（公告）號: CN102254917A
• 公開（公告）日: 2011-11-23
• 發明（設計）人: 張驄瀧;唐毓男;王晶
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/786;H01L21/77;G02F1/1362;G02F1/1368
• 代理公司: 廣東國暉律師事務所 44266
• 代理人: 陳琳

【技術領域】

本發明是有關于一種薄膜晶體管陣列基板，特別是有關于一種薄膜晶體管陣列基板及其制法。

【背景技術】

現有技術中，TFT-LCD(薄膜晶體管液晶顯示器，thin?film?transistor?liquid?crystal?display)的構造主要包含兩片玻璃基板以及配置于兩者之間的液晶層，其中上層玻璃基板表面設有彩色濾光片(Color?Filter)，彩色濾光片包含了彩色光阻及黑色矩陣；而下層玻璃基板則設有薄膜晶體管與像素電極，故一般稱為薄膜晶體管陣列基板(TFT?LCD?Array?Substrate)。

在薄膜晶體管陣列基板中，一個子像素的結構包含了像素電極、薄膜晶體管及存儲電容，其中所述薄膜晶體管的柵極連接掃描信號線，其源極連接數據信號線，其漏極則連接所述像素電極；所述存儲電容則連接所述像素電極。通過掃描信號線對薄膜晶體管的柵極施加電壓，即可使薄膜晶體管導通。薄膜晶體管的源極再通過數據信號線接受數據信號并傳送到漏極，進而寫入像素電極并存儲于所述存儲電容。

除了前述的存儲電容，所述薄膜晶體管的實際結構中還存在許多寄生電容(parasitic?capacitance)，這些寄生電容對于所述薄膜晶體管是不必要的，且會造成電荷流失而影響薄膜晶體管的操作特性。

請參考圖1，圖1為一現有薄膜晶體管陣列基板的局部結構示意圖。如圖1所示，一薄膜晶體管9位于一掃描信號線8與一資料信號線7的交叉處附近，其中，薄膜晶體管9包含柵極電極90、半導體層91、漏極電極92及源極電極93，其中，所述柵極電極90是所述掃描信號線8的一部分；所述半導體層91是隔著一絕緣層(圖中未示)設置于所述柵極電極90上；所述漏極電極92設置于所述半導體層91上；所述源極電極93是自所述數據信號線7的一側延伸出而沿著所述半導體層91的邊緣圍繞所述漏極電極92。在漏極電極92與柵極電極90之間會產生寄生電容。

請進一步參考圖2所示，為了降低前述漏極電極92與柵極電極90之間所產生的寄生電容，所述柵極電極90進一步設置一個對應漏極電極92位置的開口900，使得所述柵極電極90對漏極電極92的重疊部分減少，進而降低兩者之間所形成的寄生電容。

然而，所述柵極電極90的開口900會使掃描信號線8的面積變小，從而提高掃描信號線8的阻值。所述掃描信號線8的傳輸速度將會因為阻值變大而受到不利影響。

故，有必要提供一種薄膜晶體管陣列基板及其制法，以解決現有技術所存在的問題。

【發明內容】

有鑒于現有技術的缺點，本發明的主要目的在于提供一種薄膜晶體管陣列基板，其可減少漏極電極與柵極電極之間所產生的寄生電容而不提高掃描信號線的阻值。

為達成本發明的前述目的，本發明提供一種薄膜晶體管陣列基板，其包含：

基板；

掃描信號線，沿一水平方向設置于所述基板上，并具有一第一側邊與一相對于第一側邊的第二側邊；

數據信號線，沿一垂直方向設置于所述基板上而與所述掃描信號線彼此交錯；

一薄膜晶體管，形成于所述掃描信號線與所述數據信號線交叉處附近，并包含一柵極電極、一半導體層、一漏極電極及一源極電極，其中所述柵極電極為所述掃描信號線的一部分并具有一開口，所述開口位于所述柵極電極的中央并延伸至掃描信號線的第一側邊；所述半導體層絕緣地設于所述所述柵極電極上方；所述漏極電極設于所述半導體層上且位置對應所述柵極電極的開口；所述源極電極自所述數據信號線的一側邊延伸出，并沿著所述半導體層的邊緣環繞所述漏極電極及所述柵極電極的開口；以及

補償電極，自所述掃描信號線的第二側邊一體延伸出并對應所述柵極電極。

在本發明的一實施例中，所述柵極電極的開口呈矩形。

在本發明的一實施例中，所述漏極電極呈倒T字形而包含一水平部及一垂直部，所述水平部與所述掃描信號線的第一側邊及第二側邊平行，并對應所述柵極電極的開口；所述垂直部自所述水平部一側延伸而與所述掃描信號線的第一側邊垂直，并對應所述柵極電極的開口。

在本發明的一實施例中，所述垂直部的寬度小于所述柵極電極的開口的寬度。

在本發明的一實施例中，所述補償電極的面積與所述開口的面積相等。

在本發明的一實施例中，所述補償電極呈梯形。

在本發明的一實施例中，所述補償電極與所述數據信號線之間的距離大于3.5微米。

本發明另提供一種薄膜晶體管陣列基板的制法，所述制法包含下列步驟：