[發明專利]一種半導體結構及其制造方法

有效

• 申請號: 201110183555.0
• 申請日: 2011-06-30
• 公開（公告）號: CN102856207A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 尹海洲;朱慧瓏;駱志炯
• 申請（專利權）人: 中國科學院微電子研究所;北京北方微電子基地設備工藝研究中心有限責任公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/768;H01L29/78
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

1.一種半導體結構的制造方法，其特征在于，該方法包括：

a)提供SOI襯底，并在所述SOI襯底上形成柵極結構(200)；

b)刻蝕所述柵極結構(200)兩側的所述SOI襯底的SOI層(100)和BOX層(110)，以形成暴露所述BOX層(110)的溝槽(140)，該溝槽(140)部分進入所述BOX層(110)；

c)在所述溝槽(140)的側壁形成金屬側墻(160)，該金屬側墻(160)與所述柵極結構(200)下方的所述SOI層(100)相接觸；

d)形成填充部分所述溝槽(140)的絕緣層(150)，并形成覆蓋所述柵極結構(200)和所述絕緣層(150)的介質層(300)；

e)刻蝕該介質層(300)以形成至少暴露部分所述絕緣層(150)的第一接觸孔(310)，通過該第一接觸孔(310)刻蝕所述絕緣層(150)，以形成至少暴露部分所述金屬側墻(160)的第二接觸孔(320)；

f)填充所述第一接觸孔(310)和所述第二接觸孔(320)以形成接觸塞(330)，該接觸塞(330)與所述金屬側墻(160)相接觸。

2.一種半導體結構的制造方法，其特征在于，該方法包括：

a)提供SOI襯底，在該SOI襯底上覆蓋掩膜(400)，所述掩膜掩蓋的區域為預定形成柵極線的區域；

b)刻蝕所述掩膜(400)兩側的所述SOI襯底的SOI層(100)和BOX層(110)，以形成暴露所述BOX層(110)的溝槽(140)，該溝槽(140)部分進入所述BOX層(110)；

c)在所述溝槽(140)的側壁形成金屬側墻(160)，該金屬側墻(160)與所述掩膜覆蓋的區域下方的所述SOI層(100)相接觸；

d)移除所述掩膜以暴露其掩蓋的區域，在該區域上形成柵極結構(200)，并形成填充部分所述溝槽(140)的絕緣層(150)；

e)形成覆蓋所述柵極結構(200)和所述絕緣層(150)的介質層(300)；

f)刻蝕該介質層(300)以形成至少暴露部分所述絕緣層(150)的第一接觸孔(310)，通過該第一接觸孔(310)刻蝕所述絕緣層(150)，以形成至少暴露部分所述金屬側墻(160)的第二接觸孔(320)；

g)填充所述第一接觸孔(310)和所述第二接觸孔(320)以形成接觸塞(330)，該接觸塞(330)與所述金屬側墻(160)相接觸。

3.根據權利要求1或2所述的方法，其特征在于，在形成所述介質層(300)后，該方法還包括：

對所述介質層(300)進行平坦化處理，使該介質層(300)的上平面與所述柵極結構(200)的上平面齊平。

4.根據權利要求1或2所述的方法，其特征在于：

所述絕緣層(150)的材料與所述介質層(300)的材料的刻蝕速率不同。

5.根據權利要求1或2所述的方法，其特征在于：

所述溝槽(140)的深度的范圍是50nm～150nm。

6.根據權利要求1或2所述的方法，其特征在于：

所述溝槽(140)暴露部分所述SOI襯底的隔離區(120)。

7.根據權利要求1或2所述的方法，其特征在于：

所述金屬側墻(160)的材料包括W、Al、TiAl、TiN或其組合。

8.根據權利要求1或2所述的方法，其特征在于：

所述接觸塞(330)的材料包括W、Al、TiAl、TiN或其組合。

9.根據權利要求1或2所述的方法，其特征在于：

刻蝕所述介質層(300)的方法是干法刻蝕，刻蝕所述絕緣層(150)的方法是濕法刻蝕。