[發明專利]一種采樣保持電路及其方法

無效

• 申請號: 201110181709.2
• 申請日: 2011-06-30
• 公開（公告）號: CN102364880A
• 公開（公告）日: 2012-02-29
• 發明（設計）人: 李伊珂;席小玉;王飛;李正興
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H03M1/54
• 分類號: H03M1/54
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明的實施例涉及電子電路，更具體但是并非排它地涉及一種采樣保 持電路及其方法。

背景技術

電路系統中，通常需要獲取一些信號的幅值信息，尤其是峰值/振幅信息。 圖1示出了一種峰值采樣保持電路100，用以獲取信號V_IN的峰值信息，并 將該信息輸出為V_OUT。電路100包括：電源信號V_CC，地信號V_GND；PMOS 器件P1的源端耦接至電源信號V_CC，漏極耦接至輸出信號V_OUT；采樣保持 電容C1耦接于輸出信號V_OUT和V_GND之間，用以保持輸出信號V_OUT；放大 器/比較器101，其正端耦接至輸入信號V_IN，負端耦接至輸出信號V_OUT。

系統100的工作原理如下：1)當輸出信號V_OUT的小于輸入信號V_IN時， 放大器/比較器101的正端電壓低于負端電壓，其輸出端為較低電平。PMOS 器件P1導通，電源V_CC開始對電容充電，直至V_OUT和V_IN基本相等。如果 V_IN增大，V_OUT將跟隨增大；2)當輸入信號V_IN變小或保持不變時，由于沒 有放電電路，V_OUT將保持不變。因此，輸出信號V_OUT包含了輸入信號V_IN的峰值信息。但是，眾所周知，MOS器件的特殊結構會使得MOS器件產生 漏電流。如圖所示的PMOS器件P1，在其源極和漏極之間存在反向偏置(陰 極耦接至高電位V_CC，陽極耦接至低電位V_OUT)的寄生二極管D1。由于二 極管不能達到理想的截止特性，V_CC將通過二極管D1從對C1充電。假定 C1為100pF，漏電流為1nA，經過20ms后，V_OUT電壓將升高0.2V。在絕大 多數系統中，這種因為漏電流產生的輸出電壓增大是不可接受的。

需要提供更好的系統/方法，對信號進行采樣保持，

發明內容

考慮到現有技術中的一個或多個問題，本發明的目的是提供一種采樣保 持電路及其方法。

為此，本發明的實施例提供了一種采樣保持電路包括：信號輸入端，提 供輸入信號；信號輸出端，提供輸出信號；控制電路，接收所述輸入信號和 所述輸出信號，產生數據信號；當所述輸出信號小于所述輸入信號時，所述 數據信號進位；當所述輸出信號等于或者大于所述輸入信號時，所述數據信 號停止進位；數模轉換電路，將所述數據信號轉化為所述輸出信號。

本發明的實施例還提供了一種采樣保持方法，包括：提供輸入信號；提 供輸出信號；當所述輸出信號小于所述輸入信號時，將數據信號進位；當輸 出信號等于或者大于所述輸入信號時，所述數據信號停止進位；將所述數據 信號轉化為所述輸出信號。

本發明實施例的采樣保持方法可以及時、準確的對信號信息進行采樣。 例如，能夠對峰值信息進行采樣保持。

附圖說明

本發明將通過例子并參照附圖的方式說明，其中：

圖1示出一種現有的采樣保持電路，

圖2A示出一款根據本發明的一個實施例的采樣保持電路的示意圖，

圖2B示出算術單元204的一款實施例，

圖3示出一款根據本發明一個實施例的采樣保持電路的示意圖，

圖4示出一款根據本發明一個實施例的采樣保持電路的示意圖，

圖5示出一款根據本發明一個實施例的采樣保持電路的示意圖，

圖6示出一個半波信號及其產生的方波信號；

圖7示出根據本發明一個實施例的采樣保持方法的流程圖。

具體實施方式