[發明專利]薄膜晶體管和顯示裝置

無效

• 申請號: 201110179622.1
• 申請日: 2011-06-28
• 公開（公告）號: CN102315277A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 諸沢成浩
• 申請（專利權）人: 索尼公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/423;H01L29/06
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 褚海英;武玉琴

相關申請的交叉引用

本申請包括與2010年7月5日向日本專利局提交的日本專利申請JP2010-152754中公開的相關主題并要求其優先權，將其全部內容通過引用并入此處。

技術領域

本發明涉及一種使用氧化物半導體的薄膜晶體管(TFT)以及一種包括該TFT的顯示裝置。

背景技術

在采用有源驅動系統的液晶顯示器或有機EL(電致發光)顯示器中，使用薄膜晶體管作為驅動元件，并且將與用于寫入圖像的信號電壓對應的電荷保持在保持電容中。然而，當在薄膜晶體管的柵極與源極或漏極之間的交叉區域中存在的寄生電容變大時，信號電壓波動，這可導致圖像質量的惡化。

具體來說，在有機EL顯示器中，當寄生電容大時，也期望使保持電容大，并且使像素布局中的布線等的比例增大。因此，發生各布線間的短路等的概率增大，從而可降低產率。

因此，對于將例如氧化鋅(ZnO)、銦鎵鋅氧化物(IGZO)等氧化物半導體用作溝道的薄膜晶體管，人們一直在嘗試減小柵極與源極或漏極之間的交叉區域中形成的寄生電容。

例如，文獻1和文獻2各描述了自對準頂柵型薄膜晶體管。在該薄膜晶體管中，在氧化物半導體薄層的溝道區上，以相同形狀形成柵極和柵極絕緣膜，然后，通過減小未被氧化物半導體薄層的柵極和柵極絕緣膜所覆蓋的區域的阻抗而形成源漏區域。此外，文獻3中描述了具有自對準結構的底柵型薄膜晶體管，其中，通過使用柵極作為掩模進行背曝光(backside?exposure)，在氧化物半導體膜中形成源極區和漏極區。

然而，在文獻1和文獻2中，在對柵極和柵極絕緣膜進行蝕刻后，形成層間絕緣膜，于是存在這樣的情況，即，形成相當于蝕刻后的柵極和柵極絕緣膜的總厚度的大臺階，并且所述臺階難以被僅由絕緣膜通過通常的等離子體CVD法制成的層間絕緣膜所覆蓋。因此，存在這樣的缺點，即，容易發生諸如隨后形成的源極和漏極開路或者短路的故障。此外，在上述文獻3中，在對溝道保護膜蝕刻后，形成層間絕緣膜，因此，形成相當于蝕刻后的溝道保護膜的厚度的臺階，于是存在與文獻1和文獻2中的缺點類似的缺點。

文獻1：日本未審查專利申請公報2007-220817號

文獻2：“Self-aligned?top-gate?amorphous?gallium?indium?zinc?oxide?thin?film?transistors”(Applied?Physics?Letters，American?Institute?of?Physics，2008，Vol.93，053501，由J.Park及其他11位作者著)

文獻3：“Improved?Amorphous?In-Ga-Zn-O?TFTs”(SID?08?DIGEST，200842.1，p.621-624，由R.Hayashi及其他6位作者著)

發明內容

鑒于前面所述，期望提供一種可抑制由層間絕緣膜引起的故障并提高自對準結構的可靠性的薄膜晶體管，并且還期望提供一種包括該薄膜晶體管的顯示裝置。

根據本發明的實施方式的薄膜晶體管包括下列(A)～(D)：

(A)柵極；

(B)氧化物半導體膜，其具有面向柵極的溝道區，并且具有在溝道區的一側的源極區和在溝道區的另一側的漏極區；

(C)層間絕緣膜，其設置為與氧化物半導體膜接觸并具有連接孔，并且包括有機樹脂膜；以及

(D)源極和漏極，它們分別經由連接孔而連接于源極區和漏極區。

在根據本發明的實施方式的薄膜晶體管中，層間絕緣膜包括有機樹脂膜。因此，可增加層間絕緣膜的厚度，并且抑制由層間絕緣膜引起的故障，諸如源極和漏極的開路或者短路。

根據本發明的實施方式的顯示裝置包括薄膜晶體管和像素，并且該薄膜晶體管配置為采用根據本發明的前述實施方式的薄膜晶體管。

在根據本發明的該實施方式的顯示裝置中，由本發明的前述實施方式中的薄膜晶體管來驅動像素，并從而顯示圖像。

根據本發明的實施方式的薄膜晶體管，層間絕緣膜包括有機樹脂膜。因此，可抑制由層間絕緣膜引起的故障，諸如源極和漏極的開路或者短路，從而提高自對準結構的可靠性。于是，當使用該薄膜晶體管構成顯示裝置時，可通過該具有小寄生電容的自對準結構且具有高可靠性的薄膜晶體管實現高質量的顯示。

應當理解，前面的一般性描述和下面的詳細描述都是示例性的，并且旨在對所要求保護的技術提供進一步的說明。

附圖說明