[發明專利]印刷電路板的信號群延遲分析系統及方法

無效

• 申請號: 201110178960.3
• 申請日: 2011-06-29
• 公開（公告）號: CN102854451A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 謝博全;陳俊仁;賴盈佐;張恩碩
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種信號時間延遲評估系統及方法，特別是關于一種印刷電路板的信號群延遲分析系統及方法。

背景技術

進行電路布線的信號時間延遲評估時，最在意的特性即為數據(DATA)信號線與頻率(CLOCK)信號線的相對長度是否相當，以保持信號的時序關系正確。然而在真正電路布線中，信號時間延遲受相當多因素影響，例如穿孔、串音效應、PCB材料、迭板結構等影響，并不適合由一般常用大約每秒產生6mil長度時間延遲的粗略估算關系進行估算。

一般而言，為了保持頻率信號工作正常，PCB板繞線時必需規范DATA信號線與CLOCK信號線長度能夠等長，但實際卻無法做到。因此，一般設計常規定DATA信號線以及CLOCK信號線的相對長度必須在一定范圍內，否則很容易造成頻率問題，導致系統運作失效。

發明內容

鑒于以上內容，有必要提供一種印刷電路板的信號群延遲分析系統及方法，能夠分析印刷電路板上數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。

所述的信號群延遲分析系統，安裝并運行于計算機中，該計算機連接有信號量測設備以及顯示設備。該系統包括：S參數矩陣創建模塊，用于利用信號量測設備從印刷電路板量測數據信號線與時鐘信號線的S參數，以及利用電路模擬軟件將根據S參數構建S參數矩陣；S參數差模分析模塊，通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的連接端口，從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差模；群延遲計算模塊，用于根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲，以及根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；群延遲分析模塊，用于計算第一群延遲與第二群延遲的群延遲時間差，判斷群延遲時間差是否符合設計要求，當群延遲時間差不符合設計要求時，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。

所述的信號群延遲分析方法包括步驟：利用信號量測設備從印刷電路板量測數據信號線與時鐘信號線的S參數，并利用電路模擬軟件根據S參數構建S參數矩陣；通過分析S參數矩陣的S參數來規整數據信號線與時鐘信號線的連接端口；從S參數矩陣中分析出數據信號線與時鐘信號線的S參數差模；根據數據信號線的數據傳輸頻率和S參數差模計算數據信號線的第一群延遲；根據時鐘信號線的時鐘頻率和S參數差模計算時鐘信號線的第二群延遲；計算第一群延遲與第二群延遲的群延遲時間差；判斷群延遲時間差是否符合設計要求；當群延遲時間差不符合設計要求時，將數據信號線與時鐘信號線的群延遲顯示在顯示設備上。

相較于現有技術，本發明所述的信號群延遲分析系統及方法，能夠分析印刷電路板上的數據信號線與時鐘信號線的信號群延遲，以便估算數據信號線與時鐘信號線的相對長度是否相當，從而保持印刷電路板中布線信號的時序關系正確。

附圖說明

圖1是本發明印刷電路板的信號群延遲分析系統較佳實施例的架構圖。

圖2是本發明印刷電路板的信號群延遲分析方法較佳實施例的流程圖。

圖3是印刷電路板的一組數據信號線與時鐘信號線的實例示意圖。

主要元件符號說明

計算機????????????????????1

信號群延遲分析系統????????10

S參數矩陣創建模塊?????????101

S參數差模分析模塊?????????102

群延遲計算模塊????????????103

群延遲分析模塊????????????104

信號量測設備??????????????2

顯示設備??????????????????3

中央處理器????????????????11

存儲器????????????????????12

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式