[發明專利]半導體元件及其制作方法

有效

• 申請號: 201110178149.5
• 申請日: 2011-06-29
• 公開（公告）號: CN102856256A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 簡金城;李宗穎;呂佐文;詹書儼;陳哲明;林鈺閔;徐俊偉
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L29/423
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

1.一種制作半導體元件的方法，包括：

提供基底，該基底上具有第一區域及第二區域；

依序形成高介電常數介電層、阻障層以及第一金屬層于該基底表面；

去除該第二區域的該第一金屬層；

形成多晶硅層并覆蓋該第一區域的該第一金屬層及第二區域的該阻障層；

圖案化該多晶硅層、該第一金屬層、該阻障層及該高介電常數介電層以于該第一區域及該第二區域分別形成第一柵極結構與第二柵極結構；以及

分別形成源極/漏極于該第一柵極結構及該第二柵極結構兩側的該基底中。

2.如權利要求1所述的方法，其中該第一區域包括NMOS區域且該第二區域包括PMOS區域。

3.如權利要求1所述的方法，其中該阻障層包括TiN。

4.如權利要求1所述的方法，其中該第一金屬層包括TaN。

5.如權利要求1所述的方法，其中形成該第一柵極結構及該第二柵極結構后包括：

分別形成間隙壁于該第一柵極結構及該第二柵極結構的側壁；

形成該源極/漏極于該間隙壁兩側的該基底；

形成介電層并覆蓋該第一柵極結構與該第二柵極結構；

利用第一平坦化工藝去除部分該介電層，使該第一柵極結構與該第二柵極結構表面與該介電層表面齊平；

分別形成凹槽于該第一柵極結構與該第二柵極結構中；

形成第二金屬層于該第一區域及該第二區域；

分別形成第一功函數金屬層與第二功函數金屬層于該第二金屬層上；

形成導電層于該第一功函數金屬層及該第二功函數金屬層上并填滿該多個凹槽；以及

進行第二平坦化工藝以于該第一區域及該第二區域分別形成金屬柵極。

6.如權利要求5所述的方法，其中該第二金屬層包括TaN。

7.一種制作半導體元件的方法，包括：

提供基底，該基底上具有第一區域及第二區域；

分別形成第一柵極結構與第二柵極結構于該第一區域及該第二區域；

形成介電層并覆蓋該第一柵極結構及該第二柵極結構；

進行第一平坦化工藝去除部分該介電層，使該第一柵極結構與該第二柵極結構表面與該介電層表面齊平；

分別形成凹槽于該第一柵極結構及該第二柵極結構中；

依序形成高介電常數介電層以及第一金屬層于該第一區域及該第二區域的該介電層及該凹槽表面；

去除該第二區域的該第一金屬層；以及

形成第二金屬層于該第一區域的該第一金屬層及該第二區域的該介電層表面。

8.如權利要求7所述的方法，其中該第一區域包括NMOS區域且該第二區域包括PMOS區域。

9.如權利要求7所述的方法，另包括形成阻障層于該高介電常數介電層及該第一金屬層之間。

10.如權利要求9所述的方法，其中該阻障層包括TiN。

11.如權利要求7所述的方法，其中該第一金屬層及該第二金屬層包括TaN。

12.如權利要求7所述的方法，其中該第一柵極結構及該第二柵極結構各包括多晶硅柵極。

13.如權利要求7所述的方法，其中形成該第二金屬層后另包括：

分別形成第一功函數金屬層與第二功函數金屬層于該第二金屬層上；

形成導電層于該第一功函數金屬層及該第二功函數金屬層上并填滿該多個凹槽；以及

進行第二平坦化工藝以于該第一區域及該第二區域分別形成金屬柵極。

14.一種制作半導體元件的方法，包括：

提供基底，該基底上具有第一區域及第二區域；

分別形成第一柵極結構與第二柵極結構于該第一區域及該第二區域；

形成介電層并覆蓋該第一柵極結構及該第二柵極結構；

進行第一平坦化工藝去除部分該介電層，使該第一柵極結構與該第二柵極結構表面與該介電層表面齊平；

分別形成凹槽于該第一柵極結構及該第二柵極結構中；

依序形成高介電常數介電層以及金屬層于該第一區域及該第二區域的該介電層及該凹槽表面；以及

去除該第二區域的該第一金屬層。