[發明專利]基于超級結的碳化硅MOSFET器件及制備方法有效
| 申請號: | 201110169285.8 | 申請日: | 2011-06-23 |
| 公開(公告)號: | CN102227000A | 公開(公告)日: | 2011-10-26 |
| 發明(設計)人: | 湯曉燕;元磊;張玉明;張義門;王文;楊飛 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/04 |
| 代理公司: | 陜西電子工業專利中心 61205 | 代理人: | 王品華;朱紅星 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 超級 碳化硅 mosfet 器件 制備 方法 | ||
技術領域
本發明屬于微電子技術領域,涉及半導體器件,特別是一種基于超級結的碳化硅MOSFET器件及制備方法。
背景技術
SiC是最近十幾年來迅速發展起來的寬禁帶半導體材料,與其它半導體材料,比如Si,GaNg及GaAs相比,SiC材料具有寬禁帶、高熱導率、高載流子飽和遷移率、高功率密度等優點。SiC可以熱氧化生成二氧化硅,使得SiC?MOSFET器件和電路的實現成為可能。自20世紀90年代以來,SiC?MOSFET已在開關穩壓電源、高頻加熱、汽車電子以及功率放大器等方面取得了廣泛的應用。
然而,作為一種功率器件,碳化硅MOSFET在性能上仍然存在很大的問題。其中最關鍵的一個就是擊穿電壓和導通電阻之間的制約關系,由于漂移區的限制,提高擊穿電壓和降低導通電阻往往不能同時實現,這就導致器件在大電壓下工作時會有很大的能量損耗。
圖1為傳統的SiC?MOSFET結構,區域7為JFET區,區域6為P阱,區域10為漏極,當給漏極10加大電壓時,由于電場邊緣集中現象,擊穿點將會發生在JFET區7與P阱6的拐角處。降低漂移區的摻雜濃度會使擊穿電壓提高,但同時也會增加器件的導通電阻,從而增加器件的能量損耗。
發明內容
本發明的目的在于克服上述已有技術的缺點,提供一種基于超級結的碳化硅MOSFET器件及制備方法,以減小P阱拐角處的電場,在低導通電阻的情況下提高器件擊穿電壓。
為實現上述目的,本發明的器件包括柵極、SiO2氧化物介質、源極、N+源區、P+接觸區、P阱、JFET區、N-外延層、N+襯底和漏極,其中,N-外延層的兩側,且在P阱的正下方設有P-基,以使P阱和JFET區拐點處的電場分布能更加均勻,提高器件的擊穿電壓。
所述的P-基的橫向寬度與P阱的橫向寬度相同。
所述的P-基的厚度為0.5~5μm,鋁離子摻雜濃度為5×1015~1×1016cm-3。
為實現上述目的,本發明基于超級結的碳化硅MOSFET器件制作方法,包括如下步驟:
(1)在N+碳化硅襯底的正面上外延生長厚度為10μm、氮離子摻雜濃度為5×1015~1×1016cm-3的N-外延層,其外延生長溫度為1600℃,壓力100mbar,反應氣體是硅烷和丙烷,載運氣體為純氫氣,雜質源為液態氮氣;
(2)采用ICP刻蝕工藝,對N-外延層的兩側進行刻蝕,形成P-基區域,刻蝕深度為0.5~5μm;
(3)在P-基區域上進行外延生長厚度為0.5~5μm、鋁離子摻雜濃度為5×1015~1×1016cm-3的外延層,其外延生長溫度為1600℃,壓力100mbar,反應氣體是硅烷和丙烷,載運氣體為純氫氣,雜質源為三甲基鋁;
(4)在整個碳化硅的正面外延生長形成厚度為0.5μm、鋁離子摻雜濃度為5×1015cm-3的P阱外延層,其外延生長溫度為1600℃,壓力100mbar,反應氣體是硅烷和丙烷,載運氣體為純氫氣,雜質源為三甲基鋁;
(5)在P阱外延層中間區域離子注入深度為0.5μm,摻雜濃度為1×1017cm-3的氮離子,形成JFET區;
(6)在P阱的邊緣區域離子注入深度為0.5μm,摻雜濃度為1×1019cm-3的鋁離子,形成P+歐姆接觸區;
(7)在P阱中靠近P+歐姆接觸區離子注入深度為0.25μm,摻雜濃度為1×1019cm-3的氮離子,形成N+源區;
(8)在整個碳化硅表面采用干氧氧化和濕氧氧化結合的工藝進行氧化,形成50nm的柵氧化層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110169285.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





