[發(fā)明專利]電源供應(yīng)電路、及其控制電路與方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110166745.1
• 申請(qǐng)日: 2011-06-14
• 公開（公告）號(hào): CN102299628A
• 公開（公告）日: 2011-12-28
• 發(fā)明（設(shè)計(jì)）人: 馮介民;王珽弘;鄭仲圣;黃建榮
• 申請(qǐng)（專利權(quán)）人: 立锜科技股份有限公司
• 主分類號(hào): H02M3/158
• 分類號(hào): H02M3/158
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 陳肖梅;謝麗娜

技術(shù)領(lǐng)域

本發(fā)明涉及一種電源供應(yīng)電路、及其控制電路與方法，特別是根據(jù)動(dòng)態(tài)電壓識(shí)別(dynamic?voltage?identification)訊號(hào)產(chǎn)生補(bǔ)償訊號(hào)以調(diào)整輸出電壓的電源供應(yīng)電路、及其控制電路與方法。

背景技術(shù)

動(dòng)態(tài)電壓調(diào)整系統(tǒng)的概念主要是希望能夠提供一可變動(dòng)的工作電壓，當(dāng)整個(gè)系統(tǒng)需要高速地處理大量資料時(shí)，便將電壓提高以增快數(shù)字訊號(hào)處理器或是微處理器的處理速度。而當(dāng)系統(tǒng)不需要高速處理資料或只是處于待命狀態(tài)時(shí)，則系統(tǒng)便通過(guò)指令將其電壓降低，如此便可以節(jié)省不必要的能源消耗。因此，提供上述工作電壓的電源供應(yīng)電路要能快速調(diào)整輸出電壓，以實(shí)時(shí)滿足處理器所需。

圖1標(biāo)出用于供應(yīng)處理器動(dòng)態(tài)電壓的一現(xiàn)有技術(shù)的電源供應(yīng)電路。電源供應(yīng)電路10包含有控制電路12，控制一個(gè)功率級(jí)電路14；功率級(jí)電路14中包含兩個(gè)功率晶體管開關(guān)Q1及Q2與電感L。控制電路12根據(jù)從輸出端Vout經(jīng)反饋電路20萃取出的反饋訊號(hào)FB(或是輸出電壓Vout)、通過(guò)電感L的電感電流I_L、及來(lái)自中央處理器(CPU)11的指令的DVID訊號(hào)，產(chǎn)生開關(guān)控制訊號(hào)控制晶體管Q1、Q2的開與關(guān)，以將電能從輸入端Vin傳送給輸出端Vout。通過(guò)電感L的電感電流I_L會(huì)將電容C充電，電容C的跨壓即為輸出端的輸出電壓Vout，又負(fù)載電流I_LOAD由輸出端輸出并供應(yīng)中央處理器11。

DVID訊號(hào)規(guī)定定義于英特爾(Intel)的電源供應(yīng)電路模塊(Voltage?Regulator?Module；VRM)的說(shuō)明書中，其中包括預(yù)定電壓及電壓轉(zhuǎn)換速率(slew?rate)指令。例如：中央處理器11于DVID訊號(hào)中要求輸出電壓Vout以10mV/μs的電壓轉(zhuǎn)換速率由0.5V調(diào)整至0.8V，因此電源供應(yīng)電路10需要于(0.8-0.5)/0.01＝30μs內(nèi)將輸出電壓Vout提升至0.8V。另外，英特爾也在上述說(shuō)明書中列出負(fù)載線阻抗(load?line?impedance)的傳輸要求規(guī)格，其以ΔVout/ΔI_LOAD表示。例如：電源供應(yīng)電路10的負(fù)載線阻抗為1mohm，則可能要求ΔVout/ΔI_LOAD＝1mV/A，即輸出電壓Vout下降10mV，則負(fù)載電流I_LOAD會(huì)上升10A。然而，現(xiàn)有的電源供應(yīng)電路10僅偵測(cè)電感電流I_L，而不會(huì)于輸出路徑上另增耗能元件以偵測(cè)負(fù)載電流I_LOAD。

參見圖2A，當(dāng)電源供應(yīng)電路10的輸出電壓Vout于穩(wěn)定狀態(tài)，則電感電流I_L的平均值等于負(fù)載電流I_LOAD，故上述現(xiàn)有技術(shù)可采用平均電感電流I_L仍可代表負(fù)載電流I_LOAD。參見圖2B，但當(dāng)電源供應(yīng)電路10因應(yīng)中央處理器11的DVID訊號(hào)要求將輸出電壓Vout由0.5V調(diào)整至0.8V，則電感電流I_L得增加，并大于負(fù)載電流I_LOAD，以提供使電容C充電的額外電流，從而輸出電壓Vout才可能被提升至輸出電壓Vout。此時(shí)，電源供應(yīng)電路10會(huì)因偵測(cè)到升高的電感電流I_L，而誤認(rèn)為負(fù)載電流I_LOAD也已被提升。然而根據(jù)上述負(fù)載線阻抗的傳輸要求，反而會(huì)令輸出電壓Vout意外下垂(droop)。結(jié)果實(shí)際輸出電壓Vout的反應(yīng)會(huì)因此延遲，而晚于預(yù)定輸出電壓Vout欲到達(dá)目標(biāo)電壓0.8V的設(shè)定時(shí)點(diǎn)，即可能無(wú)法滿足DVID訊號(hào)中電壓轉(zhuǎn)換速率的要求。反之，若預(yù)定輸出電壓Vout要由0.8V降至0.5V，則會(huì)有不希望的負(fù)下垂(negative?droop)或上升(boost)發(fā)生于輸出電壓，同樣實(shí)際輸出電壓Vout的反應(yīng)也會(huì)被延遲。縱使令電源供應(yīng)電路10的負(fù)載線阻抗為零，然而受限于該電路中反饋回路的有限頻寬，上述輸出電壓Vout的反應(yīng)延遲仍會(huì)發(fā)生。

有鑒于以上所述，本發(fā)明即針對(duì)現(xiàn)有技術(shù)的不足，提出一種根據(jù)動(dòng)態(tài)電壓識(shí)別訊號(hào)產(chǎn)生補(bǔ)償訊號(hào)以調(diào)整輸出電壓的電源供應(yīng)電路、及其控制電路與方法，其可改善實(shí)際輸出電壓Vout因下垂或負(fù)下垂而造成反應(yīng)延遲的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明目的之一在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種改善實(shí)際輸出電壓因下垂或負(fù)下垂而造成反應(yīng)延遲的電源供應(yīng)電路。

本發(fā)明的又一目的在于，提出一種電源供應(yīng)電路的控制電路。

本發(fā)明的再一目的在于，提出一種電源供應(yīng)電路的控制方法。