[發明專利]一種正交低雜散直接數字頻率合成器

無效

• 申請號: 201110165729.0
• 申請日: 2011-06-21
• 公開（公告）號: CN102324933A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 張春榮;由法寶;何樹權;余鐵軍;王棟;糜光璞;席安安;任亞欣
• 申請（專利權）人: 中國兵器工業第二○六研究所
• 主分類號: H03L7/24
• 分類號: H03L7/24
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 張問芬

技術領域

本發明涉及頻率合成技術領域，特別涉及一種正交低雜散直接數字頻率合成器(DDS)。應用于直接數字頻率合成器及數控振蕩器的設計中。

背景技術

頻率合成器是現代電子系統的心臟，其性能指標的優劣直接決定著電子系統設計的成敗。其中，直接數字頻率合成器(DDS)是一種重要的低成本高分辨率的頻率合成方法。隨著大規模集成電路和微電子技術的發展，DDS已經成為頻率捷變信號和復雜信號產生的主流技術。傳統的DDS如圖1所示，相位累加器20將輸入的頻率控制字10進行累加，產生的相位值截斷后經相位調制模塊30調制后查詢正余弦查詢表40(ROM)把相位值轉換為幅度值，正余弦查詢表的位寬受限于數模轉換器50的分辨率，加在數模轉換器50后面的抗尖峰低通濾波器60將濾除數模轉換過程中帶來的毛刺噪聲。

但是，DDS本身的結構決定了其輸出信號中存在著大量的雜散分量，這些雜散來源包括：相位累加器20的相位截斷誤差；正余弦查詢表40中的采樣幅值量化誤差，也稱為背景噪聲；數模轉換器50的非線性帶來的數模轉換誤差。其中以相位截斷誤差帶來的影響最為嚴重。由于DDS本身的周期性，導致相位截斷誤差的過程也是周期性的，相關文獻通過數論理論精確分析了相位截斷誤差帶來的DDS雜散的位置和幅度。

DDS輸出的雜散分量嚴重限制了它的應用領域，如何抑制DDS輸出頻譜中的雜散分量是當前國內外研究的熱點，其中對DDS的存儲ROM表采用壓縮技術是降低相位截斷雜散的主要方法，這些方法包括：利用正余弦波形的對稱性，正弦-相位差法，Sunderland結構及Nicholas優化結構等。其它措施最為典型的是Wheatley?C?E提出的抖動注入措施及其相應的改進措施，但是這會大大增加輸出信號頻譜的噪聲基底。

發明內容

本發明的目的在于，提供一種正交低雜散直接數字頻率合成器，以最大程度的減小ROM表容量，有效抑制相位截斷誤差帶來的雜散分量。

為解決上述技術問題，本發明的技術方案如下：

一種正交低雜散直接數字頻率合成器，包括相位累加器、相位調制器、正余弦查詢表及幅度補償單元、幅度延遲控制單元、數模轉換器和抗尖峰低通濾波器，相位累加器將輸入的頻率控制字進行累加產生相位值截斷，經相位調制模塊調制后查詢正余弦查詢表及幅度補償單元，實現經相位調制后的相位值到正余弦幅度值的轉換，經轉換的正余弦信號采用正交兩路輸出，幅度延時控制模塊調整正余弦信號的幅相使其達一致性，由數模轉換器轉換成模擬正余弦信號，再經低通濾波器濾除毛刺噪聲輸出；所述正余弦查詢表及幅度補償單元包括對稱性壓縮算法單元、正弦-相位差算法單元和幅度補償算法單元三部分，

所述對稱性壓縮算法單元，利用正余弦函數的對稱性來壓縮ROM表容量，只存儲π/2弧度的采樣值，從而將ROM表的容量壓縮為原來的1/4，并控制P位相位地址的最高兩位輸出正余弦信號的符號；

所述正弦-相位差算法單元，利用正弦-相位差法對ROM查詢表的位寬進行壓縮，只存儲正弦和余弦在π/4弧度范圍內的采樣值，將ROM表中存儲的波形幅度壓縮2個比特，硬件電路中用加法器將查詢結果與相應的相位地址相加來得到正確波形，相位地址的次次高位控制查詢相位地址的取反運算，并且控制兩個2:1MUX電路來選擇正確的正余弦信號波形；

所述幅度補償算法單元，綜合考慮相位截斷誤差序列ξ_P(n)和幅度量化誤差序列ξ_A(n)的影響，采用幅度補償算法對對正弦-相位差算法單元輸出的正余弦序列進行幅度補償運算，以有效抑制相位截斷誤差帶來的雜散分量，最終得到需要的正余弦輸出序列。

所述相位累加器的位數N為32位，相位控制字K經相位累加并截斷取高P＝20位進入相位調制模塊進行相位調制，經相位調制后的高P位相位地址進入正余弦查詢表及幅度補償單元進行相位幅度變換，產生寬度D＝14的正余弦幅度序列經幅度延時控制單元、數模轉換器和低通濾波器轉換成模擬的正交信號輸出。

正交低雜散直接數字頻率合成器，根據數模轉換器的分辨率，應用MATLAB軟件優化仿真來確定相位截斷后的位數，截斷后用于ROM表查詢的位數和用于幅度補償運算的位數，以及補償過程中相關信號和運算結果的近似取值，以最小的硬件資源實現最優的信號指標，并且硬件實現中采用多級流水線，從而最大程度的提高時鐘速率。