[發明專利]基于Altera的WCDMA基站鎖定系統及方法

有效

• 申請號: 201110163920.1
• 申請日: 2011-06-17
• 公開（公告）號: CN102223325A
• 公開（公告）日: 2011-10-19
• 發明（設計）人: 郝祿國;楊建坡;周云飛;余嘉池
• 申請（專利權）人: 奧維通信股份有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02;H04L25/03;H04B1/711;H04B1/00;H04W56/00
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 譚英強

技術領域

本發明涉及一種基站鎖定系統及方法，特別是一種基于Altera的WCDMA基站鎖定系統及方法。

背景技術

術語解釋：

AS(Active?Serial)：主動串行；

ADC(Analog-to-Digital?Converter)：模數轉換器；

WCDMA(Wideband?Code?Division?Multiple?Access):寬帶碼分多址，是一種第三代無線通訊技術；

CMOS（Complementary?Metal?Oxide?Semiconductor）：互補金屬氧化物半導體；

DAC(Digital-to-Analog?Converter)：數模轉換器；

EPROM(Erasable?Programmable?Read-Only?Memory):?可擦除可編程的只讀內存；

FIR(Finite?impulse?response):有限長沖擊響應；

FLASH(Flash?Memory):?閃存；

FPGA(Field?Programmable?Gate?Array)：現場可編程門陣列；

ICS(Interference?Cancellation?System)：干擾抵消系統；

IO(Input?Output)：輸入輸出；

IQ（IN?phase?Orthogonal）：同相正交；

JTAG(Joint?Test?Action?Group)：聯合測試行為組織；

LNA(Low-Noise?Amplifier)：低噪聲放大器；

LVDS（Low-Voltage?Differential?Signaling）：低壓差分信號；

LVPECL（low-voltage?positive-referenced?emitter?coupled?logic）：低電壓偽發射極耦合邏輯；

NCO(Number?Controlled?Oscillator)：數控振蕩器；

PLL(Phase?)：鎖相環；

PA(Power?Amplifier)：功率放大器；

SPI(Serial?Peripheral?Interface):?串行外圍設備接口；

VCO(Voltage?Controlled?Oscillator)：壓控制振蕩器。

本發明公開一種基于自適應算法的基站鎖定功能的實現方式。實現解決數字無線直放站帶來的導頻污染問題。排除在數字無線直放站中，由于接收信號不能進行篩選而同時被放大，導致可能出現導頻污染的問題。

現有方案主要是調整接收天線的方向和角度來避免多個功率接近的基站被同時放大。

現有方案主要是調整接收天線的方向和角度來避免多個功率接近的基站被同時放大，但這樣效果有限而且會增加工程難度和降低產品應用的廣泛性。

發明內容

為了解決上述的技術問題，本發明的目的是提供一種有效增加無線直放站產品的覆蓋質量且降低施工難度的基于Altera的WCDMA基站鎖定系統。

本發明的另一個目的是提供一種處理流程簡單、處理效果理想的基于Altera的WCDMA基站鎖定方法。

本發明解決其技術問題所采用的技術方案是：

基于Altera的WCDMA基站鎖定系統，包括模數轉換器，所述模數轉換器的輸出端依次連接有數字下變頻模塊、抽取模塊、第一濾波模塊、干擾抵消系統、插值模塊、第二濾波模塊、數字上變頻模塊和數模轉換器。

進一步作為優選的實施方式，所述干擾抵消系統與插值模塊之間還依次連接有多徑消除模塊和/或均衡模塊。

進一步作為優選的實施方式，所述干擾抵消系統的輸出端依次連接有第三濾波模塊、頻偏估計模塊，所述頻偏估計模塊的輸出端與數字下變頻模塊的輸入端連接。

進一步作為優選的實施方式，所述第三濾波模塊的輸出端依次連接有第一主同步模塊、第一輔同步模塊、第一主擾碼模塊，還包括導頻序列模塊，所述導頻序列模塊的輸出端連接有擴頻模塊，所述第一主擾碼模塊的輸出端和擴頻模塊的輸出端疊加連接有第四濾波模塊和第五濾波模塊，所述第四濾波模塊的輸出端連接有第一信道估計模塊，所述第一信道估計模塊的輸出端與干擾抵消系統的輸出端疊加相接輸出為e(n)接口，所述第五濾波模塊的輸出端連接有第二信道估計模塊，所述第二信道估計模塊的輸出端與e(n)接口疊加后與插值模塊的輸入端連接。