[發明專利]封裝基板及其制造方法

有效

• 申請號: 201110161551.2
• 申請日: 2011-06-02
• 公開（公告）號: CN102244060A
• 公開（公告）日: 2011-11-16
• 發明（設計）人: 樸珠炫;洪榮文;金錫奉
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/498;H01L21/48
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明是有關于一種基板及其制造方法，且特別是有關于一種封裝基板及其制造方法。

背景技術

隨著半導體技術的進步，各式電子產品不斷推陳出新。其中電子產品中最重要的就屬半導體芯片、主動組件或被動組件等封裝結構。

一般而言，在封裝工藝中，裸芯片、主動組件或被動組件經過打線接合步驟或覆晶接合步驟將其電性連接并設置于封裝基板上。然后，再經過封膠步驟將裸芯片、主動組件或被動組件予以保護。

在技術提升的情況下，裸芯片、主動組件或被動組件的線路越來越密集。因此，目前封裝產業均致力于研究如何在有限的厚度下，提升封裝基板的精密度，以符合技術要求。

發明內容

本發明有關于一種封裝基板及其制造方法，其利用半蝕刻的內埋金屬層，并于其上覆蓋另一金屬層的方式完成跳線結構，使得跳線結構可以在極小的厚度的封裝基板內完成，以提升封裝基板的精密度。

根據本發明的一方面，提出一種封裝基板。封裝基板包括一第一介電層、一第一金屬層、一第二金屬層、一第三金屬層、一第二介電層及一第四金屬層。第一介電層具有一第一凹槽、一第二凹槽及一第三凹槽。第三凹槽位于第一凹槽及第二凹槽之間。第一金屬層內埋于第一凹槽內。第二金屬層內埋于第二凹槽內。第三金屬層內埋于第三凹槽內。第三金屬層的上表面低于第一介電層的上表面。第二介電層設置于第二凹槽內，并覆蓋至少部份的第三金屬層。第四金屬層覆蓋部份的第一介電層及第二介電層，并電性連接第一金屬層及第二金屬層。

根據本發明的另一方面，提出一種封裝基板的制造方法。封裝基板的制造方法包括以下步驟。提供一第一介電層。形成一第一凹槽、一第二凹槽及一第三凹槽于第一介電層的上表面。第三凹槽位于第一凹槽及第二凹槽之間。內埋一第一金屬層于第一凹槽內。內埋一第二金屬層于第二凹槽內。內埋一第三金屬層于第三凹槽內。半蝕刻第三金屬層，以使第三金屬層的上表面低于第一介電層的上表面。設置一第二介電層于第二凹槽內，以覆蓋至少部份的第三金屬層。覆蓋一第四金屬層于部份的第一介電層及第二介電層，以電性連接第一金屬層及第二金屬層。

為讓本發明的上述內容能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1繪示一實施例的封裝基板的示意圖。

圖2A～2F繪示一實施例的封裝基板的制造方法的流程圖。

圖3繪示對第一金屬層及第二金屬層進行半蝕刻的封裝基板的示意圖。

圖4A～4E繪示對第一金屬層及第二金屬層進行半蝕刻的封裝基板的制造方法的流程圖。

圖5繪示雙層跳線結構的封裝基板的示意圖。

圖6A～6F繪示雙層跳線結構的封裝基板的制造方法的流程圖。

圖7繪示對第一金屬層、第二金屬層、第五金屬層及第六金屬層進行半蝕刻工藝的封裝基板的示意圖。

圖8A～8F繪示對第一金屬層、第二金屬層、第五金屬層及第六金屬層進行半蝕刻工藝的封裝基板的制造方法的流程圖。

主要組件符號說明：

100：封裝基板

171：第一介電層

171a：第一凹槽

171b：第二凹槽

171c：第三凹槽

171d：第四凹槽

171e：第五凹槽

171m：第一介電層的上表面

171n：第一介電層的下表面

172：第二介電層

172m：第二介電層的上表面

173：第三介電層

174：第四介電層

191：第一金屬層

191m：第一金屬層的上表面

192：第二金屬層

192m：第二金屬層的上表面

193：第三金屬層

193m：第三金屬層的上表面

194：第四金屬層

194n：第四金屬層的下表面

195：第五金屬層

195m：第五金屬層的上表面

196：第六金屬層

196m：第六金屬層的上表面

197：第七金屬層

具體實施方式

以下提出各種實施例進行詳細說明，其利用半蝕刻的內埋金屬層，并于其上覆蓋另一金屬層的方式完成跳線結構，使得跳線結構可以在極小的厚度的封裝基板內完成，以提升封裝基板的精密度。然而，實施例僅用以作為范例說明，并不會限縮本發明欲保護的范圍。實施例中的圖式省略部份組件，以清楚顯示本發明的技術特點。