[發明專利]一種改善后柵極工藝高K柵電介質NMOS HCI方法

無效

• 申請號: 201110160310.6
• 申請日: 2011-06-15
• 公開（公告）號: CN102420143A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 謝欣云;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/265
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明一般涉及半導體制造領域中的一種改善NMOS可靠性的方法，更確切的說，本發明涉及一種改善后柵極工藝高K柵電介質NMOS?熱載流子效應的方法。

背景技術

為降低柵極漏電流，提高器件性能，目前，高K柵電介質技術已經應用到45納米以下節點；然而，由于高K柵電介質與硅的界面具有大量的界面態，而這些界面態在半導體制程中會與氫形成不穩定的氫鍵，導致在NMOS器件工作過程中產生大量界面態，從而改變MOS器件性能；即使得高K柵電介質的NMOS器件具有很嚴重的熱載流子（Hot?Carrier?Injection，簡稱HCI）效應。

熱載流子（Hot?Carrier?Injection，簡稱HCI）效應，即在NMOS器件上，當器件的特征尺寸很小時，即使在不很高的電壓下，也可產生很強的電場，從而易于導致出現熱載流子，因此，在小尺寸器件以及大規模集成電路中，容易出現熱載流子，由于熱載流子所造成的一些影響，就稱為熱載流子效應。熱載流子效應是導致器件和集成電路產生失效的重要原因，所以是需要特別注意和加以防止的。

當前，業界為改善NMOS晶體管的HCI效應，通常采用輕摻雜漏注入（Lightly?Doped?Drain，簡稱LDD）離子注入的優化方法，利用減小LDD離子注入的劑量和增大LDD注入能量，獲得較深的LDD結，減小橫向電場強度，從而改善HCI效應。但增大LDD離子注入能量，隨著結深的加大，器件的有效溝道長度也將減小，這樣就會增加短溝道效應（Short?Channel?Effect，簡稱SCE），引起器件直流特性的衰退。因此，單純通過改變LDD離子注入的劑量和能量來改善HCI效應是不夠的。

發明內容

鑒于上述問題，本發明提供了一種改善后柵極工藝高K柵電介質NMOS?器件HCI效應的方法，其中，包括以下步驟：

于一襯底上依次淀積第一介質層和多晶硅層，刻蝕所述第一介質層和所述多晶硅層，分別形成第一類半導體器件和第二類半導體器件的樣本柵；

注入氟離子于所述第一類半導體器件樣本柵區域，并通過熱處理使氟離子進入所述第一類半導體器件樣本柵中的第一介質層中，并形成第一類半導體器件和第二類半導體器件各自的漏源區；

淀積第二介質層覆蓋第一、第二器件及各自的樣本柵，化學機械研磨所述第二介質層及所述第一、二類半導體器件的樣本柵后，回蝕所述樣本柵形成樣本柵凹槽；

于第二介質層上沉積第一金屬層后選擇性刻蝕第一金屬層，以至少在第一類半導體器件之上的第二介質層上保留第一金屬層，并且第一類半導體樣本柵凹槽的底部及側壁覆蓋有部分第一金屬層，之后于第二介質層上沉積第二金屬層后選擇性刻蝕第二金屬層，以至少在第二類半導體器件之上的第二介質層上保留第二金屬層，并且第二類半導體樣本柵凹槽的底部及側壁覆蓋有部分第二金屬層；

淀積第三金屬層覆蓋在第一金屬層、第二金屬之上，并且部分第三金屬層填充在底部及側壁覆蓋有第一金屬層的第一類半導體樣本柵凹槽中，以及部分第三金屬層填充在底部及側壁覆蓋有第二金屬層的第二類半導體樣本柵凹槽中，之后對多余的第一金屬層、第二金屬層、第三金屬層進行化學機械研磨。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述氟離子采用離子注入工藝進行氟離子注入。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，在所述多晶硅柵形成之后，進行漏源極離子注入熱處理工藝之前進行所述氟離子注入工藝。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述氟離子的注入能量范圍是1KeV至20KeV。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述氟離子注入劑量范圍是1E14/cm²?至3?E15/cm²。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述襯底上設置有一隔離槽，所述隔離槽兩邊分別為P襯底和N襯底。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述選擇性刻蝕所述第一金屬層和所述第二金屬，既保留所述第一金屬層至所述第一類半導體樣本柵凹槽中，所述第二金屬層至所述第二類半導體樣本柵凹槽中。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述第一類半導體器件為NMOS可靠性，所述第二類半導體器件為PMOS。

上述的改善后柵極工藝高K柵電介質NMOS?HCI方法，其中，所述第一、二介質層為高介電常數材料。