[發明專利]銅大馬士革工藝金屬-絕緣層-金屬電容結構及制造工藝

有效

• 申請號: 201110160301.7
• 申請日: 2011-06-15
• 公開（公告）號: CN102420106A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 李磊;胡有存;陳玉文;姬峰;張亮
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/92
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

????本發明涉及一種銅大馬士革工藝，尤其涉及一種銅大馬士革工藝金屬-絕緣層-金屬（Metal-Insulator-Metal，簡稱MIM）電容結構及制造工藝。

背景技術

隨著半導體器件特征尺寸的減小，半導體后段銅制程取代鋁制程成為主流工藝。在混合信號和射頻電路中，開發能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝的MIM電容結構及制造流程成為必要。這不僅改善了工藝的復雜性；而且使用低電阻銅作為電極板可改善MIM電容性能。

專利US6329234，銅工藝兼容CMOS金屬絕緣層金屬電容器的結構及工藝流程，其所采用的技術方案是在雙大馬士革結構中制作單層大馬士革MIM電容。

專利US6670237，銅工藝兼容CMOS金屬絕緣層金屬電容器的結構及工藝流程，其所采用的技術方案是在單大馬士革通孔結構中制作單層大馬士革MIM電容。

而且隨著半導體尺寸的減小，必須減小MIM電容面積。這就要求必須增加電容密度。

本發明提出的雙層MIM電容結構及銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并增大MIM電容密度。

發明內容

本發明公開了一種銅大馬士革工藝金屬-絕緣層-金屬電容結構及制造工藝，能夠完全兼容CMOS邏輯電路及電感的的銅大馬士革工藝，并增大MIM電容密度。

本發明的上述目的是通過以下技術方案實現的：

????一種銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，

形成一基體介電層，通過大馬士革工藝在基體上形成第一電極溝槽和金屬互連線溝槽，并制作第一電極和金屬互連線；

在基體介電層上依次淀積第一介電阻擋層和第一介電層；

光刻形成第二電極溝槽圖形，刻蝕第一介電層形成第二電極溝槽，使所述第二電極溝槽的底部止于所述第一介電阻擋層，保留所述第一介電阻擋層作為第一絕緣層；

在第二電極溝槽中淀積金屬阻擋層和銅籽晶層，并填充金屬銅，之后進行化學機械研磨平坦化，去除多余金屬，以形成第二電極；

依次在所述第一介電層上淀積第二介電阻擋層和第二介電層；

光刻形成第三電極溝槽圖形，刻蝕第二介電層形成第三電極溝槽，使所述第三電極溝槽止于所述第二介電阻擋層，保留所述第二介電阻擋層作為第二絕緣層；

通過雙大馬士革先通孔后溝槽或先溝槽后通孔工藝光刻和刻蝕制作互連電路通孔和溝槽，所述溝槽打開所述第二介電阻擋層止于所述第一介電層；所述通孔打開所述第一介電阻擋層，與所述金屬互連線連接。

在第三電極溝槽及互連電路通孔和溝槽中淀積金屬阻擋層和銅籽晶層，并填充金屬銅，之后進行化學機械研磨平坦化，去除多余金屬，以形成第三電極及通孔和溝槽互連。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述大馬士革工藝具體為：通過光刻和刻蝕在基體介電層上形成第一電極溝槽以及金屬互連線溝槽，淀積金屬阻擋層和銅籽晶層；在第一電極溝槽以及金屬互連線溝槽中填充金屬銅；化學機械研磨平坦化，以去除多余金屬，形成第一電極和金屬互連線。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，通過化學氣相淀積形成所述基體介電層、所述第一介電層、所述第二介電層、所述第一介電阻擋層以及所述第二介電阻擋層。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，淀積所述基體介電層、所述第一介電層及所述第二介電層的材料從SiO2、SiOCH、FSG等中選取。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，淀積所述第一介電阻擋層及所述第二介電阻擋層的材料選取SiN。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，通過物理氣相淀積形成所述金屬阻擋層和銅籽晶層。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，淀積所述金屬阻擋層的材料為TaN或Ta。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，刻蝕所述第三電極溝槽后淀積一層可導電金屬保護層，以避免后續的所述雙大馬士革制程對所述第二絕緣層的損傷。

如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述可導電金屬保護層從物理氣相淀積或化學氣相淀積TiN、Ti、TaN、Ta等中選取。