[發明專利]一種數模復用IO管腳結構的設計方法

有效

• 申請號: 201110156437.0
• 申請日: 2011-06-10
• 公開（公告）號: CN102819625A
• 公開（公告）日: 2012-12-12
• 發明（設計）人: 景蔚亮
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及微控制器通信領域，特別是涉及一種數模復用IO管腳結構的設計方法。

背景技術

為了降低產品的設計和制造成本，產品通用化變得愈來愈重要。在微控制器市場，供應商希望在最短時間內提供給不同客戶不同的微控制器芯片，目前的解決辦法是把所有基本的功能都實現在同一塊芯片內，由客戶自行選擇到底開啟哪些功能和關掉哪些功能。現今管腳復用技術在通用芯片產品領域內被廣泛應用，客戶可以通過軟件把管腳配置成自己想要的功能。比如，一個管腳既可以作為GPIO(通用輸入輸出口)，也可以作為液晶顯示器的驅動口，還可以作為ADC(模數轉換)的信號輸入端。管腳復用的技術大大減少了芯片管腳的數量，從而減少了芯片面積，降低了產品的成本。

數模復用IO(輸入輸出)管腳的設計一般有兩種方式：

一、設計者從無到有自行設計，這種做法可以降低芯片面積，且靈活性高，但設計周期非常長，需要多人參與，對于那些需要快速搶占產品市場的人來說很難接受。

二、直接使用由代工廠免費提供的通用數字和模擬IO單元，通常代工廠提供的IO管腳庫要么是純數字的，要么是純模擬的。如果需要代工廠提供滿足客戶產品要求的數模復用IO管腳單元的話，就要額外支出一筆不菲的定制費用。

如圖I所示，為了節省開支，降低成本，把數字IO信號接在數字IO模塊上，把模擬IO信號接在模擬IO模塊上，最后在封裝的時候，把兩個模塊直接芯片綁定在一個針腳上，從而實現數模復用的目的，但這樣的結果會使芯片面積大大增加，尤其是對那些多數模復用IO管腳的通用芯片產品來說，產品的成本無法降低。

發明內容

本發明要解決的技術問題是提供一種數模復用IO管腳結構的設計法，能夠縮短設計周期短，降低產品成本，提高產品的市場競爭力。

為解決上述技術問題，本發明的設計方法，包括如下步驟：

(1)在通用數字IO管腳單元庫中選擇出符合產品要求的數字IO管腳單元，該數字IO管腳單元具有靜電釋放保護電路；

(2)在芯片前端設計中，把模擬IO信號線連接到該數字IO管腳單元的芯片綁定連接口，根據模擬信號的用途設計模擬IO管腳的靜電釋放二級保護電路；

(3)將芯片級整合網表進行綜合，產生門級網表，由自動布局布線工具完成布局布線工作，將布局布線結果導入版圖設計工具；

(4)根據芯片綁定類型，對連接到通用數字IO管腳單元的模擬IO信號線布線；

(5)對管腳結構進行設計規則檢查和版圖設計原理圖一致性檢查。

在步驟(2)中，當模擬信號作輸入信號，模擬IO管腳的靜電釋放二級保護電路設計在通用數字IO管腳和晶體管的柵極之間。

在步驟(2)中，當模擬信號作輸出信號，模擬IO管腳的靜電釋放二級保護電路設計在通用數字IO管腳和晶體管的漏極之間。

本發明的數模復用IO管腳結構設計方法能夠縮短設計周期短，降低產品成本，提高產品的市場競爭力。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是一種傳統的數模復用IO管腳的示意圖。

圖2是本發明的基本流程圖。

圖3是通用數字IO管腳單元示意圖。

圖4是本發明的芯片前端設計中數模復用IO管腳的連線示意圖。

圖5是本發明第一實施例(WB型芯片綁定管腳)連線版圖。

圖6是本發明第一實施例模擬IO管腳的靜電釋放二級保護電路示意圖。

圖7是本發明第二實施例(CUP型芯片綁定管腳)連線版圖。

圖8是本發明第二實施例模擬IO管腳的靜電釋放二級保護電路示意圖。

具體實施方式

如圖3所示，通用數字IO管腳單元的一端是與芯片綁定區域相連接的通孔，另一端是接內部數字電路模塊IO信號。該數字IO管腳單元具有兩路靜電釋放保護電路，一路在輸入輸出信號與電源之間，另外一路在輸入輸出信號與接地之間。

如圖4所示，在芯片前端設計時，把模擬IO信號線直接接到數字IO管腳單元的芯片綁定區域和該管腳單元的集合處(金屬層通孔)。模擬IO信號共用了通用數字IO管腳單元的靜電釋放一級保護電路。通用數字IO管腳單元的靜電釋放二級保護電路已存在于通用數字IO管腳單元中(廠商制作)。只需設計模擬IO信號的靜電放電二級保護電路。