[發明專利]薄膜晶體管和顯示裝置

有效

• 申請號: 201110156387.6
• 申請日: 2011-06-10
• 公開（公告）號: CN102290442A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 寺井康浩;福本繪理;荒井俊明
• 申請（專利權）人: 索尼公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336;H01L21/77;H01L27/32
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

1.一種薄膜晶體管，包括：

柵電極、源電極和漏電極；

氧化物半導體有源層，形成在所述柵電極上；

固定電荷蓄積層，形成在所述氧化物半導體有源層的一部分上；以及

固定電荷控制電極，形成在所述固定電荷蓄積層上。

2.根據權利要求1所述的薄膜晶體管，還包括形成在所述氧化物半導體有源層和所述固定電荷蓄積層之間的緩沖層。

3.根據權利要求2所述的薄膜晶體管，其中，所述緩沖層由絕緣材料制成，并且設置在所述固定電荷蓄積層和氧化物半導體有源層的溝道區域之間。

4.根據權利要求2所述的薄膜晶體管，其中，所述緩沖層由氧化硅制成，并且所述固定電荷蓄積層包括選自由氮化硅膜、氮化鋁膜、氧化鋁膜構成的組中的至少一種膜。

5.根據權利要求4所述的薄膜晶體管，還包括在所述源電極和所述漏電極上的層間絕緣膜，所述層間絕緣膜具有與所述固定電荷蓄積層的上表面相對的開口，以使得所述固定電荷控制電極設置在所述開口的內表面上。

6.根據權利要求5所述的薄膜晶體管，其中，所述緩沖層具有在1nm至50nm的范圍內的厚度。

7.根據權利要求6所述的薄膜晶體管，其中，所述固定電荷蓄積層具有100nm以下的厚度。

8.根據權利要求2所述的薄膜晶體管，其中，所述源電極和所述漏電極設置在所述氧化物半導體有源層的一部分上，并且還接觸所述緩沖層和所述固定電荷蓄積層的兩側。

9.根據權利要求2所述的薄膜晶體管，其中，所述緩沖層由絕緣材料形成，并且被配置成控制蓄積在所述固定電荷蓄積層中的電子的放電。

10.根據權利要求1所述的薄膜晶體管，還包括形成在所述柵極絕緣膜、所述源電極、所述漏電極的表面上的保護膜，

其中，所述保護膜形成在所述固定電荷蓄積層和所述固定電荷

控制電極之間，以及

其中，所述柵極絕緣膜形成在所述柵電極和所述氧化物半導體有源層之間。

11.根據權利要求10所述的薄膜晶體管，還包括包圍所述柵極絕緣膜和

所述保護膜的一部分的層間絕緣膜。

12.根據權利要求11所述的薄膜晶體管，其中，所述層間絕緣膜具有與

所述固定電荷蓄積層的上表面相對的層間絕緣膜開口。

13.根據權利要求12所述的薄膜晶體管，其中，所述固定電荷控制電極

至少設置在所述層間絕緣膜開口的底面和側面上。

14.根據權利要求1所述的薄膜晶體管，其中，所述氧化物半導體有源層包括溝道區域，并且所述緩沖層和所述固定電荷蓄積層由與所述溝道區域的形狀至少基本對應的形狀形成。

15.根據權利要求14所述的薄膜晶體管，其中，所述保護膜的覆蓋所述溝道區域的部分具有小于所述保護膜其他部分的厚度。

16.根據權利要求1所述的薄膜晶體管，其中，所述源電極和所述漏電極設置在所述氧化物半導體有源層的一部分上。

17.一種制造薄膜晶體管的方法，所述方法包括：

形成柵電極；

在所述柵電極上形成氧化物半導體有源層；

在所述氧化物半導體有源層上形成固定電荷蓄積層；

形成與所述固定電荷蓄積層和氧化物半導體有源層相鄰的源電極和漏電極；以及

在所述固定電荷蓄積層上形成固定電荷控制電極。

18.根據權利要求17所述的制造薄膜晶體管的方法，還包括在所述氧化物半導體有源層和所述固定電荷蓄積層之間形成緩沖層。

19.根據權利要求18所述的制造薄膜晶體管的方法，其中，所述緩沖層由絕緣材料制成，并且設置在所述固定電荷蓄積層和所述氧化物半導體有源層的溝道區域之間。

20.根據權利要求19所述的制造薄膜晶體管的方法，其中，所述緩沖層由氧化硅制成，并且所述固定電荷蓄積層包括選自由氮化硅薄膜、氮化鋁薄膜、氧化鋁薄膜構成的組中的至少一種膜。