[發(fā)明專利]一種全數(shù)字單通道寬帶信號產(chǎn)生方法及其裝置

無效

• 申請?zhí)枺?/td>: 201110153957.6
• 申請日: 2011-06-09
• 公開（公告）號: CN102307085A
• 公開（公告）日: 2012-01-04
• 發(fā)明（設(shè)計(jì)）人: 嚴(yán)俊;胡茂海;葉江峰;張偉;權(quán)有波;文豪
• 申請（專利權(quán)）人: 中國工程物理研究院電子工程研究所
• 主分類號: H04L5/00
• 分類號: H04L5/00;H04L7/033
• 代理公司: 成都天嘉專利事務(wù)所(普通合伙) 51211
• 代理人: 方強(qiáng)

1.一種全數(shù)字單通道寬帶信號產(chǎn)生方法，其特征在于包括以下步驟：

a.寬帶波形產(chǎn)生；

b.對寬帶波形進(jìn)行串并轉(zhuǎn)換處理；

c.將經(jīng)過串并轉(zhuǎn)換處理的并行數(shù)據(jù)通過復(fù)接器進(jìn)行第一級復(fù)接，將數(shù)字信號復(fù)接為較高速數(shù)字信號；

d.將經(jīng)過第一級的復(fù)接的較高速數(shù)字信號進(jìn)行第二級高速復(fù)接，復(fù)接生成高速數(shù)字信號；

e.將經(jīng)過第二級復(fù)接得到的高速數(shù)字信號進(jìn)行第三級超高速數(shù)字信號進(jìn)行復(fù)接，復(fù)接生成超高速數(shù)字信號；

f.將超高速數(shù)字信號進(jìn)行數(shù)模轉(zhuǎn)換，得到寬帶信號；

上述各復(fù)接步驟均受到同步控制。

2.根據(jù)權(quán)利要求1所述的一種全數(shù)字單通道寬帶信號產(chǎn)生方法，其特征在于：所述b步驟對寬帶波形進(jìn)行串并轉(zhuǎn)換處理后的信號為64通道的125Mbps的并行數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的一種全數(shù)字單通道寬帶信號產(chǎn)生方法，其特征在于：所述c步驟中第一級復(fù)接按照4：1的比例進(jìn)行復(fù)接，所述第一級復(fù)接是指將64通道的125Mbps并行數(shù)據(jù)通過復(fù)接器復(fù)接為16路500Mbps的較高速數(shù)字信號。

4.根據(jù)權(quán)利要求1所述的一種全數(shù)字單通道寬帶信號產(chǎn)生方法，其特征在于：所述d步驟中的將經(jīng)過第二級復(fù)接按照4：1的比例進(jìn)行復(fù)接；所述第二級復(fù)接是指將經(jīng)過第一級復(fù)接得到的16路500Mbps的數(shù)字信號復(fù)接為4路2Gbps的高速數(shù)字信號。

5.根據(jù)權(quán)利要求1所述的一種全數(shù)字單通道寬帶信號產(chǎn)生方法，其特征在于：所述e步驟中第三級復(fù)接按照4：1的比例進(jìn)行復(fù)接，所述第三級復(fù)接是指將經(jīng)過第二級復(fù)接得到的4路2Gbps的高速數(shù)字信號復(fù)接為1路8Gbps的超高速數(shù)字信號。

6.一種全數(shù)字單通道寬帶信號產(chǎn)生裝置，其特征在于，所述裝置包括：

FPGA信號產(chǎn)生與處理模塊，用于產(chǎn)生波形和實(shí)現(xiàn)第一級復(fù)接；

高速復(fù)接器組模塊，用于實(shí)現(xiàn)第二級復(fù)接；

超高速復(fù)接DAC模塊，包括DAC和集成在DAC上的超高速復(fù)接器，超高速復(fù)接器為具有復(fù)接功能的集成電路，用于實(shí)現(xiàn)第三級復(fù)接和數(shù)模轉(zhuǎn)換；

同步機(jī)制管理模塊，用于實(shí)現(xiàn)各級復(fù)接的同步控制，采用一種基于時(shí)鐘源同步的技術(shù)對復(fù)接通路的每一級信號進(jìn)行ps級的同步控制；

電源管理單元，對整個(gè)裝置提供電源；

時(shí)鐘管理單元，對整個(gè)裝置提供時(shí)鐘源。

7.根據(jù)權(quán)利要求6所述的一種全數(shù)字單通道寬帶信號產(chǎn)生裝置，其特征在于，同步機(jī)制管理模塊基于時(shí)鐘源同步技術(shù)是由于各復(fù)接單元工作在鎖相環(huán)時(shí)鐘下，為了其同步觸發(fā)信號可以與其工作時(shí)鐘時(shí)隙準(zhǔn)確對齊，而采用同源觸發(fā)同步信號產(chǎn)生的方式，保證了多通道信號的精準(zhǔn)同步。