[發明專利]一種全互聯路由結構動態可重構處理器

有效

• 申請號: 201110152238.2
• 申請日: 2011-06-08
• 公開（公告）號: CN102214158A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 朱敏;劉雷波;王延升;戚斌;楊軍;曹鵬;時龍興;尹首一;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 蘇培華

技術領域

本發明涉及動態可重構處理器領域，特別涉及一種全互聯路由結構動態可重構處理器。

背景技術

可重構計算是一種將軟件的靈活性和硬件的高效性結合在一起的計算方式，比如現場可編程邏輯門陣列(Field?Programmable?Gate?Array，FPGA)就是一個可重構計算應用的具體實例。和普通微處理器之間的區別在于它不僅可以改變控制流，還可以改變數據通路(Data?Path)的結構，具有高性能、低硬件開銷和功耗、靈活性好、擴展性好的優點。目前主要應用于媒體處理、模式識別、基帶處理等計算密集型的算法。隨著嵌入式處理器普遍要求縮短設計周期、降低設計和開發成本，另外最終市場和技術的不確定性越來越大，可重構處理逐步成為嵌入式處理器國際發展的趨勢。不僅如此，在很多高性能計算的領域它也有所涉足，包括結構分析、計算流體力學、分子模擬、生物信息、計算化學、地震地質(油氣勘探)、數值氣象、宇宙學研究等。

新的半導體工藝為可重構硬件帶來千萬門級電路的技術，從而為可重構硬件提供足夠的面積；在速度上，可重構硬件的性能正在接近專用定制芯片。在這些變化影響下，可重構計算在技術路線上逐步走上動態重構、粗顆粒度并行硬件、異構多核的道路。例如歐洲微電子中心(IMEC)的ADRES處理器由緊耦合的超長指令字(Very?Long?Instruction?Word，VLIW)處理器內核和粗顆粒度并行矩陣計算的可重構硬件構成。而惠普(HP)的CHESS處理器則由大量可重構算術可重構陣列模塊構成。

可重構處理器的基本組成包括主控制器和可重構運算單元。可重構運算單元均采用陣列的形式(陣列是并行化硬件的基本形式)，來加大處理能力，同時通過靈活的互聯結果來保證陣列的通用性。運算單元之間動態可重構的互聯是動態可重構處理器芯片實現的關鍵技術之一。

互聯結構需要保證陣列靈活性的同時，考慮外部連接開關帶寬，提高芯片的計算吞吐量。現有的互聯結構，有的采取FPGA中connecting-box和switching-box的結構，非常靈活，但問題在于配置點過多，重構的信息量過大，導致無法動態完成，降低面積利用效率，限制了應用范圍(比如嵌入式)。動態可重構陣列模塊中也有使用NoC上的mesh全互聯結構和傳輸協議包的形式：Mesh全互聯面積代價巨大，同樣大小的芯片面積上可容納的計算單元數量減少，故也存在面積效率不高的問題，無法滿足應用所需要的越來越大的計算規模的需求。而傳輸協議包的結構類似以太網中節點之間的數據交換形式，引入額外協議電路的同時也較為顯著的降低了傳輸效率。

發明內容

本發明所要解決的技術問題是提供一種全互聯路由結構動態可重構處理器，提高面積效率和傳輸效率。

為了解決上述問題，本發明公開了一種全互聯路由結構動態可重構處理器，包括輸入緩存陣列模塊，可重構陣列模塊，輸出緩存陣列模塊，連接開關開關一，連接開關二，連接開關三和連接開關四；可重構陣列模塊相鄰兩列之間全互聯；連接開關一寬度與輸入緩存陣列模塊列寬相同，連接開關二和連接開關三寬度與可重構陣列模塊列寬相同，連接開關四與輸入緩存陣列模塊列寬相同；

輸入緩存陣列模塊與連接開關一互聯，連接開關一與連接開關二全互聯，連接開關二與可重構陣列模塊互聯，可重構陣列模塊與連接開關三互聯，連接開關三與連接開關四全互聯，連接開關四與輸出緩存陣列模塊互聯。

優選的，所述的輸入緩存陣列模塊為輸入FIFO，所述的輸出緩存陣列模塊為輸出FIFO。

優選的，所述的可重構陣列模塊按列互聯形成一維環狀結構。

優選的，所述的連接開關一包括與輸入緩存陣列模塊行的寬個數相同的子開關，所述的連接開關一的每個子開關連接輸入緩存陣列的一行緩存單元。

優選的，所述的連接開關二包括與可重構陣列模塊行的個數相同的子開關，所述的連接開關二的每個子開關的一端連接可重構陣列模塊的一行計算單元。

優選的，所述的連接開關三包括與可重構陣列模塊的行的個數相同的子開關，所述的連接開關三的每個子開關的一端連接可重構陣列模塊的一行計算單元。

優選的，所述的連接開關四包括與輸出緩存陣列模塊行的個數相同的子開關，所述的連接開關四的每個子開關的一端連接輸出緩存陣列模塊的一行緩存單元。與現有技術相比，本發明具有以下優點：

本發明采用分層全互聯的方式，輸入緩存陣列模塊通過兩個獨立的相互全互聯連接開關連接計算陣列模，可重構陣列模塊又通過兩個獨立的相互全互聯的連接開關連接輸出緩存陣列模塊，降低了硬件開銷和配置信息的開銷，提高了面積效率。

附圖說明