[發(fā)明專利]一種動態(tài)可重構(gòu)陣列時序控制的方法

無效

• 申請?zhí)枺?/td>: 201110152237.8
• 申請日: 2011-06-08
• 公開（公告）號: CN102214157A
• 公開（公告）日: 2011-10-12
• 發(fā)明（設(shè)計）人: 王延升;劉雷波;朱敏;戚斌;楊軍;曹鵬;時龍興;尹首一;魏少軍
• 申請（專利權(quán)）人: 清華大學(xué)
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式系統(tǒng)領(lǐng)域，特別是涉及一種動態(tài)可重構(gòu)陣列時序控制的方法。

背景技術(shù)

目前動態(tài)可重構(gòu)處理器是一種新生的處理器構(gòu)架，其較之以往的單核處理器、專用芯片、現(xiàn)場可編程邏輯陣列有著顯著的優(yōu)勢，是未來電路結(jié)構(gòu)發(fā)展的一個方向。

動態(tài)可重構(gòu)處理器有以下優(yōu)勢，逐漸得到了嵌入式系統(tǒng)領(lǐng)域科研人員的廣泛關(guān)注，并投入了大量的研究工作。

第一，動態(tài)可重構(gòu)處理器可以實現(xiàn)對數(shù)據(jù)流的高速處理；

動態(tài)可重構(gòu)處理器內(nèi)往往含有多個算術(shù)邏輯單元，且數(shù)量巨大，稱之為眾核陣列；同時陣列內(nèi)部配以靈活度高的路由單元，實現(xiàn)算術(shù)邏輯單元之間多樣化的互聯(lián)。因此，經(jīng)路由單元連接后的眾核陣列可實現(xiàn)對數(shù)據(jù)流的高速處理。動態(tài)可重構(gòu)處理器的對數(shù)據(jù)流的高速處理這一點，不僅相對于較傳統(tǒng)的單核以及少核處理器在性能上有著巨大的優(yōu)勢；同時，相對于較固化的專用電路在靈活性上也有著巨大的優(yōu)勢。

第二，動態(tài)可重構(gòu)處理器具有動態(tài)的特點，可以實現(xiàn)在電路運行過程中動態(tài)的切換電路的功能；

動態(tài)可重構(gòu)處理器具有動態(tài)的特點，這種動態(tài)的特點是通過動態(tài)可重構(gòu)電路實現(xiàn)的，這種動態(tài)可重構(gòu)電路的電路結(jié)構(gòu)變?yōu)榉謮K映射，塊與塊之間采取動態(tài)切換的方式；這種動態(tài)可重構(gòu)電路具有在電路運行過程中可動態(tài)的切換電路的功能；這種動態(tài)可重構(gòu)電路實現(xiàn)了通過時分復(fù)用的方式來減少了電路的規(guī)模。而傳統(tǒng)的現(xiàn)場可編程邏輯陣列為靜態(tài)可重構(gòu)電路，這種靜態(tài)可重構(gòu)電路并不改變電路結(jié)構(gòu)和功能，電路的結(jié)構(gòu)仍然為全映射，電路功能只是在電路運行之前燒寫電路功能，對電路進(jìn)行初始化。

可重構(gòu)陣列的時序控制用于對于確保某應(yīng)用實現(xiàn)過程中多個子系統(tǒng)之間的協(xié)調(diào)一致地工作，對于應(yīng)用的實現(xiàn)有重要作用，在時序控制中必須保證系統(tǒng)的實時性、高可靠性和穩(wěn)定性。

動態(tài)可重構(gòu)陣列是動態(tài)可重構(gòu)處理器的核心運算部件，如何實現(xiàn)動態(tài)可重構(gòu)陣列中的處理單元陣列按照規(guī)定的順序執(zhí)行操作，即，實現(xiàn)動態(tài)可重構(gòu)陣列的時序控制。目前，還沒有找到一種有效的方法可以實現(xiàn)動態(tài)可重構(gòu)陣列的時序控制。

總之，需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是：如何找到一種有效的方法來實現(xiàn)動態(tài)可重構(gòu)陣列的時序控制。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種動態(tài)可重構(gòu)陣列時序控制的方法，這種動態(tài)可重構(gòu)陣列時序控制的方法，能夠?qū)崿F(xiàn)處理單元陣列按照規(guī)定的順序執(zhí)行操作，從而為正確實現(xiàn)數(shù)據(jù)流圖所描述的功能提供了保障。

為了解決上述問題，本發(fā)明公開了一種動態(tài)可重構(gòu)陣列時序控制的方法，包括：

設(shè)置對動態(tài)可重構(gòu)陣列進(jìn)行時序控制的參數(shù)；

控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制。

優(yōu)選的，所述設(shè)置對動態(tài)可重構(gòu)陣列進(jìn)行時序控制的參數(shù)的步驟，包括：

設(shè)置數(shù)據(jù)輸入時間；

設(shè)置運算時間；

設(shè)置數(shù)據(jù)輸出時間；

設(shè)置循環(huán)間隔；

設(shè)置循環(huán)次數(shù)；

其中，

所述數(shù)據(jù)輸入時間是指處理單元陣列從輸入緩存器讀入當(dāng)前運算需要的全部數(shù)據(jù)所花費的拍數(shù)；

所述運算時間是指處理單元陣列執(zhí)行數(shù)據(jù)流圖映射的操作所花費的拍數(shù)；

所述數(shù)據(jù)輸出時間是指處理單元陣列向輸出緩存器輸出當(dāng)前運算的運算結(jié)果所花費的拍數(shù)；

所述循環(huán)間隔是指當(dāng)前數(shù)據(jù)輸入結(jié)束到下一次數(shù)據(jù)輸入開始時間間隔的拍數(shù)；

所述循環(huán)次數(shù)是指一張數(shù)據(jù)流圖映射的操作在處理單元陣列上執(zhí)行的次數(shù)。

優(yōu)選的，所述運算時間的長短是由數(shù)據(jù)流圖的關(guān)鍵路徑的長度決定的。

優(yōu)選的，所述循環(huán)次數(shù)為一次時，表征當(dāng)前運算是單循環(huán)運算。

優(yōu)選的，所述循環(huán)次數(shù)為兩次或兩次以上時，表征當(dāng)前運算是多循環(huán)運算。

優(yōu)選的，所述控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制的步驟，包括：

通過單循環(huán)運算的方式，控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制；

通過多循環(huán)運算的方式，控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制。

優(yōu)選的，所述通過單循環(huán)運算的方式，控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制的步驟，包括：

控制器發(fā)出數(shù)據(jù)輸入信號，數(shù)據(jù)由輸入緩存器傳輸?shù)教幚韱卧嚵校?/p>

當(dāng)數(shù)據(jù)輸入時間結(jié)束后，控制器發(fā)出運算信號，處理單元陣列開始運算；

當(dāng)運算時間結(jié)束后，控制器發(fā)出數(shù)據(jù)輸出信號，運算結(jié)果由處理單元陣列傳輸?shù)捷敵鼍彺嫫鳌?/p>

優(yōu)選的，所述通過多循環(huán)運算的方式，控制器對動態(tài)可重構(gòu)陣列進(jìn)行時序控制的步驟，包括：

控制器發(fā)出數(shù)據(jù)輸入信號，數(shù)據(jù)由輸入緩存器傳輸?shù)教幚韱卧嚵校?/p>