[發明專利]數字濾波器

有效

• 申請號: 201110150916.1
• 申請日: 2011-06-03
• 公開（公告）號: CN102291102A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 平山秀樹
• 申請（專利權）人: 安森美半導體貿易公司
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及一種數字濾波器中的存儲器的有效利用。

背景技術

在各種信號處理中，廣泛利用數字處理，利用各種數字濾波器。

在圖2中，作為數字濾波器的一個例子示出1階IIR濾波器的結構。通過系數乘法器10將輸入信號In乘以系數a之后輸入到加法器12。輸入信號In通過延遲器14被延遲而作為Z1并通過系數乘法器16乘以系數b后輸入到加法器12。

加法器12的輸出作為輸出信號Out來輸出，并且加法器12的輸出通過延遲器18被延遲而作為Z2并通過系數乘法器20乘以系數c后輸入到加法器12。

因而，在該數字濾波器中進行Out＝a·In+b·Z1+c·Z2這樣的運算。

在此，系數數據a、b、c、延遲數據Z1、Z2存儲在SRAM等存儲部(RAM)中，并從該存儲部讀出這些數據。另一方面，為了進行上述運算，在一個時鐘周期內進行(1)a·In、(2)b·Z1、(3)c·Z2這樣的運算。因此，需要分別同時地讀出系數數據和延遲數據。

在這種情況下，當用于存儲系數a、b、c的系數RAM和用于存儲延遲數據Z1、Z2的延遲RAM由分開的RAM構成時，運算效率更高。

專利文獻1：日本特開2008-61053號公報

發明內容

發明要解決的問題

在此，當將數字濾波器等進行硬件化時，RAM容量的最小值受到限制(受到容量限制)的情況多。即，RAM是通用的存儲部件，當為了特別的用途而制作時成本變高，因此不得不使用作為通用電路具有已經準備好的容量的RAM。因此，有時系數RAM、延遲RAM成為所需容量以上的容量。

作為上述問題的避免對策，有使用雙(Dual)端口SRAM的方法，該雙端口SRAM能夠用一個RAM同時從兩個端口進行讀出。但是，雙端口SRAM與單(Single)端口SRAM相比，即使是同容量，面積也大，因而不是有效的。

用于解決問題的方案

本發明是一種數字濾波器，具有多個濾波器單元，各所述濾波器單元包括對信號乘以規定的系數的多個系數乘法器、使信號延遲的多個延遲器以及將多個信號相加的加法器，各所述濾波器單元對輸入信號以及輸出信號實施系數相乘以及延遲的處理，根據輸入信號獲得輸出信號，所述數字濾波器具有：第一存儲器，其存儲多組用于第一個濾波器單元的多個系數乘法器的系數數據，并且存儲第二個濾波器單元的延遲器的延遲數據；以及第二存儲器，其存儲多組用于第二個濾波器單元的多個系數乘法器的系數數據，并且存儲第一個濾波器單元的延遲器的延遲數據。

另外優選的是：多個濾波器單元是對來自用于檢測繞X軸和Y軸這兩軸的加速度的陀螺濾波器(Gyro?filter)的兩軸的信號進行處理的濾波器，所述第一個濾波器單元處理繞X軸和Y軸中的一個軸的加速度，所述第二個濾波器單元處理繞X軸和Y軸中的另一個軸的加速度，所述第一個濾波器單元和所述第二個濾波器單元是分時利用一個濾波器單元來構成的。

發明的效果

根據本發明，能夠并行讀出的同時能夠實現存儲器的有效利用。

附圖說明

圖1是表示實施方式的結構的圖。

圖2是表示數字濾波器的結構的圖。

圖3是表示用于手抖動校正的電路的圖。

圖4是表示陀螺濾波器的結構的圖。

圖5是說明陀螺濾波器的X軸運算時的處理的圖。

圖6是說明陀螺濾波器的Y軸運算時的處理的圖。

附圖標記說明

30、36、40：系數乘法器；32：加法器；34、38：延遲器。

具體實施方式

以下參照附圖來說明本發明的實施方式。

圖1是表示實施方式的濾波器的結構的圖，示出了串聯連接兩個濾波器而成的結構。此外，也可以連接三個以上的濾波器。另外，多個濾波器也可以是通過分時利用一個濾波器來構成。

輸入信號pIn輸入到系數乘法器30p，在該系數乘法器30p中乘以系數pa來獲得的pa·pIn輸入到加法器32p。輸入信號pIn還輸入到延遲器34p，在該延遲器34p中進行延遲后成為PZ1。延遲后的信號PZ1在系數乘法器36p中乘以系數pb后輸入到加法器32p。