[發明專利]片上系統的IP模塊與片上總線的通訊方法

無效

• 申請號: 201110147672.1
• 申請日: 2011-06-02
• 公開（公告）號: CN102306135A
• 公開（公告）日: 2012-01-04
• 發明（設計）人: 汪健;張磊;趙忠惠;陳亞寧;王少軒
• 申請（專利權）人: 中國兵器工業集團第二一四研究所蘇州研發中心
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 孫仿衛;項麗

技術領域

?本發明涉及一種半導體通訊方法，具體地說，涉及一種片上系統的IP模塊與片上總線之間的通訊方法。

背景技術

片上系統SoC?(system?on?chip)系統將原來由許多芯片完成的功能，集中到一塊芯片中完成，但是它不是各個芯片功能的簡單疊加，而是從整個系統功能和性能出發，用軟硬件結合的方法，利用IP復用技術，在一個芯片上以一個或多個CPU為核心，實現復雜的功能。IP復用技術的關鍵是建立完整的片上總線（OCB，on-chip?bus）通訊系統。片上總線是SoC設計中的關鍵，各IP與CPU之間的通訊是依靠片上總線實現的。這在時間長或是數據量大的應用時表現得尤為突出，這就對片上總線和IP之間的通訊有了很高的要求。如何高效快速的實現IP與處理器在SOC中的通訊就在于IP與片上總線的通訊方式。

片上總線與微機總線有許多相似之處，例如能夠提供靈活多樣的集成方法，提供確定的總線讀寫時序和總線寬度，可以將不同供應商的產品集中在一起設計。現有技術中，一般的IP與片上總線的通訊多是采用I²C總線方式或是并行的方式。采用I²C總線的數據傳輸方式對于時序要求較高，速度較慢，對于處理器占用時間較長。采用并行的數據傳輸方式則對于總線的資源占用較多，包括數據線地址線都需要總線自身進行控制。還有一種是采用橋（bridge）的方式，設計一種專用的橋接模塊，在片上總線和IP之間進行通訊。這種方式適用于復雜的通訊方式，并非所有的IP都適用。

發明內容

本發明的目的是提供一種適用于各種片上系統的IP模塊的快捷、高效、節省資源的IP模塊與片上總線之間的通訊方法。

為達到上述目的，本發明采用的技術方案是：

一種片上系統的IP模塊與片上總線的通訊方法，在所述的IP模塊與所述的片上總線之間設置兩組寄存器，所述的兩組寄存器分別為控制寄存器、數據寄存器，

所述的片上系統的CPU發出的控制信號通過所述的片上總線加載至所述的控制寄存器，所述的控制寄存器控制所述的IP模塊工作，工作結束后，所述的IP模塊通過所述的控制寄存器向所述的CPU請求中斷并將產生的數據寫入所述的數據寄存器中，所述的CPU在合適的時候響應所述的中斷，將所述的數據寄存器中的數據讀進所述的CPU或放入所述的片上系統的片上存儲器中。

優選的，所述的CPU為所述的控制寄存器、所述的數據寄存器分配地址，每個所述的IP模塊的所述的控制寄存器與所述的數據寄存器具有相同的基地址和不同的偏移地址。

進一步優選的，所述的控制寄存器、所述的數據寄存器的長度分別為16位，且分為兩個所述的地址。

優選的，所述的片上總線為C*BUS。

優選的，所述的控制寄存器包括

片選位CS_—，所述的IP模塊的片選信號，低電平有效；

讀使能位RD_，所述的IP模塊的讀有效信號，低電平有效；

轉換信號位Convst_，所述的IP模塊的轉換信號，低電平有效；

全休眠/部分休眠式信號位PS/FS_，所述的IP模塊的全休眠/部分休眠信號，PS/FS_=1，所述的IP模塊進入部分休眠模式，PS/FS_=0，所述的IP模塊進入全休眠模式；

中斷使能位BIE，BIE=1，中斷請求使能，BIE=0，中斷請求禁止；

中斷標志位BIF，BIF=1，申請中斷，BIF=0，所述的IP模塊工作，此時寫1清0。

進一步優選的，當需要所述的IP模塊工作時，所述的CPU的信號通過所述的片上總線加載至所述的控制寄存器，所述的轉換信號位Convst_置0，中斷使能位BIE使能，啟動所述的IP模塊的一個工作周期。

進一步優選的，所述的CPU響應所述的中斷，首先清除所述的中斷標志位BIF，再使能所述的片選信號、所述的讀有效信號，將所述的數據寄存器中的數據讀進所述的CPU或放入所述的片上系統的片上存儲器中。

在本發明的一個實施例中，所述的IP模塊為12位逐次逼近式的AD轉換器。

所述的AD轉換器接收所述的控制寄存器的信號后啟動轉換，所述的AD轉換器的BUSY信號自動為高電平，轉換正在進行，轉換結束后，所述的BUSY信號變為低電平，并通過所述的控制寄存器向所述的CPU請求中斷。

由于上述技術方案運用，本發明與現有技術相比具有下列優點：

1、本發明的通訊方法使得IP模塊的工作速率與CPU的時鐘無關，具有獨立性；