[發明專利]積分型模數轉換器與轉換方法、固態成像器件和相機系統

有效

• 申請號: 201110145604.1
• 申請日: 2011-06-01
• 公開（公告）號: CN102271229A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 高橋知宏;宇井博貴;犬塚純一;高取望
• 申請（專利權）人: 索尼公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/378;H04N5/225
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 郭定輝

1.一種積分型A/D轉換器，包含：

比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時間線性變化的基準電壓進行比較；

高階位計數器，其通過使用比較器的輸出信號的反轉作為觸發而開始工作或停止工作，并且通過以時鐘信號的周期進行計數以輸出高階位；以及

時間數字轉換器，其對與通過延遲比較器的輸出信號所獲得的多個信號相對應的時鐘信號的相位信息進行鎖存，并對鎖存值進行譯碼以輸出相比于時鐘周期具有更高分辨率的低階位。

2.如權利要求1所述的積分型A/D轉換器，

其中，時間數字轉換器包括延遲單元，其對比較器的輸出信號進行延遲，并且

所述延遲單元包括具有不同邏輯閾值的、并聯連接至所述比較器的輸出信號的供應線的多個反相器。

3.如權利要求1所述的積分型A/D轉換器，

其中，時間數字轉換器包括延遲單元，其對比較器的輸出信號進行延遲，并且

所述延遲單元包括具有不同邏輯閾值電壓的、并聯連接至所述比較器的輸出信號的供應線的多個比較器。

4.如權利要求1所述的積分型A/D轉換器，

其中，時間數字轉換器包括延遲單元，其對比較器的輸出信號進行延遲，并且

所述延遲單元包括并聯連接至所述比較器的輸出信號的供應線的至少一個延遲元件。

5.如權利要求1所述的積分型A/D轉換器，進一步包含：

延遲鎖定環DLL電路，其包括

延遲線，其由相對于時鐘輸入級聯連接的多個第一延遲元件形成，以及

延遲環，其具有DLL功能，將輸入時鐘的相位與經由延遲線延遲了一個周期的時鐘的相位進行比較，并且輸出延遲并鎖定的控制電壓，

其中，時間數字轉換器包括延遲單元，其對比較器的輸出信號進行延遲，并且

所述延遲單元包括級聯連接至所述比較器的輸出信號的供應線的多個第二延遲元件，其中DLL電路根據所述控制電壓控制第二延遲元件的延遲量。

6.如權利要求5所述的積分型A/D轉換器，

其中，由具有與第一延遲元件相同配置的復制電路形成第二延遲元件。

7.一種積分型A/D轉換方法，包含以下步驟：

由比較器將輸入電壓與具有斜坡波形的、電壓值隨著時間線性變化的基準電壓進行比較；

通過使用比較器的輸出信號的反轉作為觸發而開始工作或停止工作，并且通過計數器以時鐘信號的周期進行計數以輸出高階位；以及

對與通過延遲比較器的輸出信號所獲得的多個信號相對應的時鐘信號的相位信息進行鎖存，并對鎖存值進行譯碼以輸出相比于時鐘周期具有更高分辨率的低階位。

8.一種固態成像器件，包含：

像素單元，其中進行光電轉換的多個像素以矩陣狀態安置；以及

像素信號讀取單元，其以多個像素為單位從像素單元進行像素信號的讀取，

其中，所述像素信號讀取單元包括

積分型模擬/數字(A/D)轉換器，其將讀取的模擬信號轉換為數字信號以對應于像素的列布置，并且

積分型A/D轉換器包含：

比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時間線性變化的基準電壓進行比較；

高階位計數器，其通過使用比較器的輸出信號的反轉作為觸發而開始工作或停止工作，并通過以時鐘信號的周期進行計數以輸出高階位；以及

時間數字轉換器，其對與通過延遲比較器的輸出信號所獲得的多個信號相對應的時鐘信號的相位信息進行鎖存，并對鎖存值進行譯碼以輸出相比于時鐘周期具有更高分辨率的低階位。

9.一種相機系統，包含：

固態成像器件；以及

光學系統，其將被攝體圖像成像于固態成像器件上，

其中，所述固態成像器件包含

像素單元，其中進行光電轉換的多個像素以矩陣狀態安置；以及

像素信號讀取單元，其以多個像素為單位從像素單元進行像素信號的讀取，

其中，所述像素信號讀取單元包括

積分型模擬/數字(A/D)轉換器，其將讀取的模擬信號轉換為數字信號以對應于像素的列布置，并且

積分型A/D轉換器包含：

比較器，其將輸入電壓與具有斜坡波形的、電壓值隨著時間線性變化的基準電壓進行比較；

高階位計數器，其通過使用比較器的輸出信號的反轉作為觸發而開始工作或停止工作，并通過以時鐘信號的周期進行計數以輸出高階位；以及

時間數字轉換器，其對與通過延遲比較器的輸出信號所獲得的多個信號相對應的時鐘信號的相位信息進行鎖存，并對鎖存值進行譯碼以輸出相比于時鐘周期具有更高分辨率的低階位。