[發明專利]一種納秒級精度PTP實現方法

有效

• 申請號: 201110143322.8
• 申請日: 2011-05-30
• 公開（公告）號: CN102195768A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 冀朝陽
• 申請（專利權）人: 神州數碼網絡（北京）有限公司
• 主分類號: H04L7/00
• 分類號: H04L7/00;H04L29/06
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 宋松

技術領域

本發明涉及通信系統中的時鐘同步技術領域，尤其涉及一種納秒級精度PTP實現方法。

背景技術

隨著網絡技術的發展，在分布式通信系統中對時間同步的要求越來越高，如目前的3G通信系統中設備間的同步精度需求達到了微秒級，電力系統中更是要求達到納秒級。對于這些需求，傳統的NTP和SNTP已經不能滿足應用的需要，在這種情況了IEEE1588就應運而生了。IEEE1588的全稱是“網絡測量和控制系統的精確時間同步協議”(Precision?Clock?Synchronization?Protocol?forNetworked?Measurement?and?Control?Systems)，簡稱PTP(Precision?TimeProtocol，即精確時間協議)，目前已經發展到v2版本。

在IEEE1588v2中可以同時實現時間同步和頻率同步，它的基本原理是：主時鐘周期性的發送Sync報文，然后發送Followup報文將上個Sync報文的精確發送時間T1發送給從時鐘，從時鐘記錄Sync報文的到達時間T2；從時鐘在T3時刻發送Delay-Req報文，主時鐘記錄該報文的到達時刻T4，并將其通過Delay-Resp報文發送給從時鐘。從時鐘根據T1、T2、T3、T4，可以計算出主從時鐘之間的鏈路的延時和兩個時鐘之間的時間偏差，并據此調整本地時間，從而達到主從時鐘的時間同步。同時從時鐘也能根據這些時間戳來計算出主從時鐘間的頻率偏差，對從時鐘的頻率進行調整從而達到和主時鐘的頻率同步。IEEE1588的精度主要取決于時間戳的精度和準確度，如果單純用軟件實現，時間戳在軟件層次獲取，由于數據包的排隊延時以及軟件協議棧的抖動，都會導致精度的下降，因此IEEE1588一般都用軟硬件結合的方法來實現。

目前的硬件實現有兩種，一種是用FPGA的方法來實現。FPGA通過窺探物理層PHY芯片和MAC層之間的MII總線的操作情況，識別出PTP報文并記錄其時間戳，這種方法的時間同步精度取決于PHY芯片內的時間延遲。另一種方法是在PHY芯片內部識別PTP報文并記錄時間戳。相比前一種方法，后者對時間戳的記錄位置更靠近底層，由于延時引入的誤差更小，并且實現起來更簡單靈活。目前已經有這樣的芯片開始應用。

主從時鐘的頻率同步，可以采用1588v2協議通過軟件計算的方法來進行頻率偏差的計算和調整，也可以在物理層采用同步以太網技術(SyncE)的方法來實現頻率同步。

同步以太網(SyncE)由ITU-TG.8262定義，可以同IEEE1588一起使用來達到更高的精度。采用支持SyncE技術的PHY芯片能夠從以太網鏈路上提取恢復時鐘，同時將這個恢復時鐘經過鎖相處理后作為系統中所有PHY芯片的工作時鐘，從而達到本地時鐘頻率和上游時鐘頻率的一致性。

發明內容

本發明的主要目的在于提供一種納秒級精度PTP實現方法，可以滿足通信系統當中對時間同步精度的要求，使PTP的同步精度達到納秒級別。

為達到上述目的，本發明是通過以下技術方案來實現的：

一種納秒級精度PTP實現方法，在物理層芯片(PHY)識別PTP報文并記錄其離開或到達的時間戳；在物理層通過同步以太網(SyncE)技術實現頻率同步；通過PHY芯片和FPGA相結合的方式管理時間戳，采用軟件處理的方法，保證PTP報文到來時刻PHY芯片內部時間和FPGA維護時間的一致性。

采用軟件處理的方法，保證PTP報文到來時刻PHY芯片內部時間和FPGA維護時間的一致性，其步驟是：

讀取PHY芯片維護的PTP報文到達時刻鎖存的計數器值Tphy-ptp；

讀取FPGA維護的當前時間Tfpga1；

讀取PHY芯片的計數器當前值Tphy-cur(非PTP報文到達時刻鎖存值)；

如果Tphy-cur大于Tphy-ptp，則(2)中讀取的Tfpga1就是PTP報文到達時刻所對應的FPGA維護的時間

如果Tphy-cur小于Tphy-ptp，則再次讀取FPGA維護的時間計數值Tfpga2，則PTP報文到達時刻的FPGA維護的時間計數值為Tfpga2-1。

物理層芯片識別到達或離開的PTP報文，并將其到達或離開的時刻的時間值鎖存到物理層芯片內部的寄存器中，同時觸發中斷給CPU，CPU在中斷處理程序中讀取該時間戳并交由PTP協議軟件進行計算。

物理層芯片通過同步以太網技術從以太網鏈路上提取恢復時鐘，并通過數字鎖相環鎖相后反饋給物理層芯片作為其工作時鐘。