[發明專利]高密度溝槽式功率半導體結構與其制造方法

無效

• 申請號: 201110142222.3
• 申請日: 2011-05-30
• 公開（公告）號: CN102810475A
• 公開（公告）日: 2012-12-05
• 發明（設計）人: 許修文
• 申請（專利權）人: 科軒微電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/49
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 項榮;武玉琴

1.一種高密度溝槽式功率半導體結構的制造方法，其特征在于，包括下列步驟：

形成至少一柵極溝槽于一硅基材內；

形成一柵極氧化層覆蓋該硅基材的裸露表面；

形成一柵極多晶硅結構于該柵極溝槽內；

形成一絕緣層于該柵極溝槽內并且覆蓋該柵極多晶硅結構；

形成具有一第一導電型的一本體區；

注入一第二導電型的摻雜物于該本體區內，用以形成一源極摻雜區；

移除部分該柵極氧化層與該絕緣層，以裸露該柵極多晶硅結構與該源極摻雜區的表面；

形成一絕緣結構于該柵極溝槽的側壁，該絕緣結構具有一預定厚度；

沉積一金屬層于該柵極多晶硅結構與該源極摻雜區的裸露表面，并施以一加熱制程，以形成一第一自對準金屬硅化物層于該柵極多晶硅結構的表面與一第二自對準金屬硅化物層于該源極摻雜區的表面；

形成一介電結構于該柵極溝槽內，以覆蓋該第一自對準金屬硅化物層；以及

形成一源極金屬層于該介電結構與該第二自對準金屬硅化物層上。

2.如權利要求1所述的高密度溝槽式功率半導體結構的制造方法，其特征在于，其中，于注入該第二導電型的摻雜物的步驟后，還包括施以一源極摻雜熱擴散過程。

3.如權利要求1所述的高密度溝槽式功率半導體結構的制造方法，其特征在于，其中，該第一自對準金屬硅化物層的上表面與該第二自對準金屬硅化物層的垂直距離大于該源級摻雜區的深度的一半。

4.如權利要求1所述的高密度溝槽式功率半導體結構的制造方法，其特征在于，其中，該柵極氧化層、該絕緣層、該絕緣結構與該介電結構是由同一物質構成。

5.如權利要求1所述的高密度溝槽式功率半導體結構的制造方法，其特征在于，其中，移除部分該柵極氧化層與該絕緣層，以裸露該柵極多晶硅結構與該源極摻雜區的表面的步驟包括：于形成該絕緣層于該柵極溝槽內的步驟前，移除部分該柵極氧化層以裸露該柵極溝槽的側壁與該硅基材的表面。

6.如權利要求1所述的高密度溝槽式功率半導體結構的制造方法，其特征在于，其中，于形成該絕緣層于該柵極溝槽內的步驟后，還包括：

形成一絕緣緩沖層于該絕緣層上。

7.一種高密度溝槽式的功率半導體結構，其特征在于，包括：

一硅基材；

多個柵極溝槽，位于該硅基材內：

一柵極氧化層，覆蓋于該柵極溝槽的內側表面；

一柵極多晶硅結構，位于該柵極溝槽內，并且，該柵極多晶硅結構的一上表面與該柵極溝槽的開口相隔一預定距離；

一本體區，位于該相鄰的柵極溝槽之間；

一源極摻雜區，位于該本體區的一上部分；

一絕緣結構，位于該柵極多晶硅結構上方，并且覆蓋該柵極溝槽的一側壁；

一第一自對準金屬硅化物層，位于該柵極多晶硅結構的一上表面；

一第二自對準金屬硅化物層，位于該源極摻雜區的一上表面；

一介電結構，填入該柵極溝槽，以覆蓋該第一自對準金屬硅化物層；以及

一源極金屬層，通過該第二自對準金屬硅化物層電性連接該源極摻雜區。

8.如權利要求7所述的高密度溝槽式的功率半導體結構，其特征在于，其中，該第一自對準金屬硅化物層的上表面與該第二自對準金屬硅化物層的垂直距離大于該源級摻雜區的深度的一半。

9.如權利要求7所述的高密度溝槽式的功率半導體結構，其特征在于，其中，該絕緣結構的厚度大于該柵極氧化層的厚度。

10.如權利要求7所述的高密度溝槽式的功率半導體結構，其特征在于，其中，該介電結構覆蓋該絕緣結構。

11.如權利要求7所述的高密度溝槽式的功率半導體結構，其特征在于，其中，該第一自對準金屬硅化物層與該第二自對準金屬硅化物層是由同一物質構成。