[發明專利]半導體器件局部氧化終止環的制備方法

有效

• 申請號: 201110142012.4
• 申請日: 2011-05-27
• 公開（公告）號: CN102208334A
• 公開（公告）日: 2011-10-05
• 發明（設計）人: 王顥
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/316
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種半導體器件局部氧化終止環(LOCOS?Termination)的制備方法，尤其涉及一種用于高壓半導體器件的深層(Buried)局部氧化終止環的制備方法。

背景技術

在現代半導體器件制造工藝中，半導體器件的耐擊穿(Breakdown)性能越來越被人們所期待。為了提高半導體器件的擊穿電壓(Breakdown?Voltage，BV)，半導體器件具有終止環(Termination)結構，包圍在半導體器件活躍區(active?area)的周圍，來避免半導體器件的邊緣部分被早期擊穿。現有技術的終止環通常采用局部氧化的方法形成，然而，采用現有技術的局部氧化方法制備形成的場氧化層(Field?Oxide，FOX)的厚度不足，從而影響半導體高壓器件的擊穿性能。

發明內容

本發明的目的在于提供一種用于高壓半導體器件的深層(Buried)局部氧化終止環的制備方法。

一種局部硅氧化隔離結構的制備方法，包括如下步驟：在硅襯底上半導體器件的邊緣區域形成墊氧化層和氮化硅層；刻蝕所述墊氧化層、所述氮化硅層和所述硅襯底，形成多個溝槽；將所述溝槽內的硅進行局部氧化，形成場氧化層；去除所述墊氧化層和所述氮化硅層。

上述方法優選的一種技術方案，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例范圍為1∶3到3∶1。

上述方法優選的一種技術方案，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例為3∶1。

上述方法優選的一種技術方案，所述溝槽的寬度為1um，相鄰兩個溝槽之間的溝槽壁的寬度為0.5um。

上述方法優選的一種技術方案，所述溝槽的寬度為1um，相鄰兩個溝槽之間的溝槽壁的寬度為3um。

上述方法優選的一種技術方案，所述溝槽的寬度為2um，相鄰兩個溝槽之間的溝槽壁的寬度為2um。

上述方法優選的一種技術方案，所述溝槽的寬度為3um，相鄰兩個溝槽之間的溝槽壁的寬度為1um。

上述方法優選的一種技術方案，所述場氧化層的厚度為6.5um。

上述方法優選的一種技術方案，所述半導體器件為高壓半導體器件。

與現有技術相比，本發明的半導體器件局部氧化終止環的制備方法在半導體器件邊緣的硅襯底上刻蝕形成多個溝槽，然后將所述溝槽內的硅進行局部氧化，形成場氧化層。采用本發明的半導體器件局部氧化終止環的制備方法，能夠很好的提高半導體器件的擊穿性能。

附圖說明

圖1是本發明的半導體器件局部氧化終止環的制備方法的流程圖。

圖2、圖3是本發明的半導體器件局部氧化終止環的制備方法的第一實施例的示意圖。

圖4、圖5是本發明的半導體器件局部氧化終止環的制備方法的第二實施例的示意圖。

圖6、圖7是本發明的半導體器件局部氧化終止環的制備方法的第三實施例的示意圖。

圖8、圖9是本發明的半導體器件局部氧化終止環的制備方法的第四實施例的示意圖。

圖10是采用本發明的方法制備的半導體器件局部氧化終止環的測試性能曲線圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。

請參閱圖1，圖1是本發明的半導體器件局部氧化終止環的制備方法流程圖。優選的，本發明的半導體器件局部氧化終止環的制備方法為深層半導體器件局部氧化終止環的制備方法，用于高壓半導體器件中。本發明的半導體器件局部氧化終止環的制備方法包括如下步驟：

在硅襯底上的半導體器件的邊緣區域形成墊氧化層和氮化硅層。所述墊氧化層用于保護所述襯底的表面不受后續工藝中的機械壓力。

干法刻蝕所述墊氧化層和所述氮化硅層，并進一步刻蝕所述硅襯底，在所述硅襯底上形成多個溝槽。優選的，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例范圍為1∶3～3∶1。

將形成多個溝槽的硅片送入熱爐管內，使所述溝槽內的硅進行局部氧化，形成場氧化層。

濕法刻蝕去除所述硅襯底表面的所述墊氧化層和所述氮化硅層，形成半導體器件局部氧化終止環。

形成所述局部氧化終止環后，還可以在所述終止環的表面形成場板(Field?Plate)。