[發明專利]無線系統發送信號削波裝置、發射機、基站及削波方法

有效

• 申請號: 201110141993.0
• 申請日: 2011-05-27
• 公開（公告）號: CN102231719A
• 公開（公告）日: 2011-11-02
• 發明（設計）人: 唐利民
• 申請（專利權）人: 上海華為技術有限公司
• 主分類號: H04L25/03
• 分類號: H04L25/03;H04L27/26
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 彭愿潔;李文紅

技術領域

本發明涉及通訊技術領域，更具體地說，涉及一種無線系統發送信號削波裝置、發射機、基站及削波方法。

背景技術

在無線通信領域中，為了提高功率放大器的工作效率，以及，為了避免功率放大器受到峰值過大的噪聲信號的破壞，發射機在發射信號前需要對發射信號進行削波。

目前，應用最廣泛的削波方式包括有核削波，其基本原理是首先在原始發射信號的時域上找出發射信號幅度超過給定門限的數據樣點，然后依據一定的判決策略，從超過給定門限的數據樣點中提取出需要消除的數據樣點。消除這些數據樣點的方法是將超過門限的殘差信號通過復數濾波器，然后在原始發射信號中減去該復數濾波器輸出的抵消脈沖序列信號。

在核削波方案中，抵消噪聲生成器(CPG，Cancellation?Pulse?Generator)是最關鍵的模塊之一，它將為每個峰值噪聲信號進行匹配復濾波，然后，將復數濾波器輸出的抵消脈沖序列信號與原始發射信號進行相減，從而達到消除峰值噪聲信號點的目的。其實現需要使用復數乘法器(一個復乘需要消耗4個乘法器單元)完成匹配濾波的濾波器系數序列(復數)與峰值噪聲信號(復數)相乘。在實際應用中，上述運算需要用到發射機設有的現場可編程門陣列(FPGA，Field-Programmable?Gate?Array)或專用集成電路(ASIC，Application?Specific?Integrated?Circuit)中的核心資源乘法器。

在現有技術中，每個CPG在某一時刻只能處理一個峰值點，只有在各階系數都進行復乘后才能處理下一個峰值點，這也可以理解為一個峰值點需要鎖定一個CPG的時間長度為核系數的階數，如果在這段時間內還有其他需要處理的峰值點，則需要啟用新的CPG。

采用上述技術方案，在需要處理的峰值噪聲信號比較密集時，需要消耗較多的CPG，從而對FPGA或ASIC中的乘法器的需求也會大量增加；此外，當因為需要提高功放效率而降低寬帶信號的峰均比(PAR)時，也需要增加大量的CPG。

綜上所述，現有技術中的技術方案使得乘法器資源的消耗過多，從而使得硬件系統成本和功耗過高。

發明內容

有鑒于此，本發明實施例提供了無線系統發送信號削波裝置、發射機及削波方法，以解決現有技術存在的硬件系統成本和功耗過高的問題。

本發明實施例是這樣實現的：

一種無線系統發送信號削波裝置，包括：

濾波器系數劃分單元，用于以匹配濾波的濾波器系數序列中間點的濾波器系數為對稱點，將所述濾波器系數序列分成共軛對稱的前半部濾波器系數序列和后半部濾波器系數序列；

抵消噪聲生成器，用于將接收的峰值噪聲信號分別與所述前半部濾波器系數序列和所述后半部濾波器系數序列進行復乘運算，對所述前半部濾波器系數序列和所述后半部濾波器系數序列的復乘運算的算式中共有的乘法運算項通過復乘單元進行運算，并將所述運算結果分別用于所述峰值噪聲信號與所述前半部濾波器系數序列和所述后半部濾波器系數序列的復乘運算，分別得出所述前半部濾波器系數序列和所述后半部濾波器系數序列的復乘運算結果；

復乘單元，與抵消噪聲生成器相連；

緩存單元，用于緩存所述抵消噪聲生成器輸出的所述后半部濾波器系數序列的復乘運算結果；

第一結果輸出單元，用于在峰值噪聲信號與所述前半部濾波器系數序列的各階系數運算處理完成后，釋放所述復乘單元，向噪音輸出單元輸出所述前半部分濾波器系數序列的復乘運算結果；

第二結果輸出單元，用于向所述噪音輸出單元輸出所述后半部分濾波器系數序列的復乘運算結果；

所述噪音輸出單元，用于輸出根據從所述第一結果輸出單元接收的復乘運算結果和從所述第二結果輸出單元接收的復乘運算結果生成的抵消脈沖序列。

此外，本實施例還提供了一種無線系統信號發射機，包括消波裝置；

所述消波裝置包括：

濾波器系數劃分單元，用于以匹配濾波的濾波器系數序列中間點的濾波器系數為對稱點，將所述濾波器系數序列分成共軛對稱的前半部濾波器系數序列和后半部濾波器系數序列；