[發(fā)明專利]半導(dǎo)體元件及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110139310.8
• 申請(qǐng)日: 2011-05-23
• 公開（公告）號(hào): CN102593054A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計(jì)）人: 楊錦煌;廖均恒;鄭新立;韓良愷
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/82
• 分類號(hào): H01L21/82;H01L21/02;H01L27/06
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成電路元件，特別涉及一種具有高電阻與低電阻溫度系數(shù)特性的半導(dǎo)體元件及其制造方法。

背景技術(shù)

半導(dǎo)體集成電路工業(yè)的發(fā)展在最近這幾年內(nèi)已經(jīng)快速地成長(zhǎng)，在集成電路的材料與設(shè)計(jì)上的技術(shù)發(fā)展已經(jīng)產(chǎn)生許多集成電路時(shí)代，其中每個(gè)世代都比先前的世代具有更小且更復(fù)雜的電路。然而，這些先進(jìn)的技術(shù)增加了集成電路的制造與工藝的復(fù)雜度，可以理解的是，針對(duì)這些先進(jìn)的技術(shù)，在集成電路的工藝與制造上需要有相似的發(fā)展。在集成電路發(fā)展的演進(jìn)上，隨著幾何尺寸(亦即使用工藝可以產(chǎn)生的最小元件)縮減的同時(shí)，機(jī)能密度(亦即每一芯片面積內(nèi)的內(nèi)連線元件數(shù)量)通常也在增加。

半導(dǎo)體電阻器可以在集成電路上形成，這種電阻器需要在具有低的電阻溫度系數(shù)(temperature?coefficient?of?resistance；TCR)的同時(shí)也具有高的電阻值。傳統(tǒng)上，維持高電阻的同時(shí)降低電阻溫度系數(shù)的方法包含額外的薄膜沉積(多晶硅或SiCr)、額外的光掩模以及/或更高的成本。此外，這些傳統(tǒng)方法所使用的工藝很復(fù)雜，并且有時(shí)會(huì)對(duì)元件造成損傷或產(chǎn)生殘留物。

因此，雖然目前半導(dǎo)體電阻器的制造方法通常已經(jīng)能夠滿足其預(yù)期的目的，但是這些方法并無(wú)法完全滿足各方面的需求。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的缺陷，在此所揭示的一較廣的形式包含一種方法，此方法包含提供基底，基底包含上表面；在基底的上表面之上形成柵極，此柵極具有第一高度，其是從基底的上表面開始測(cè)量；蝕刻?hào)艠O，降低柵極至第二高度，第二高度小于第一高度。

在此所揭示的另一較廣的形式也包含一種方法，此方法包含提供晶片，晶片包含上表面；在晶片的上表面之上形成第一柵極與第二柵極；在第一柵極上進(jìn)行蝕刻工藝，于降低第一柵極的高度時(shí)保護(hù)第二柵極，在此蝕刻工藝之后，第一柵極的高度小于第二柵極的高度。

在此所揭示的另一較廣的形式包含半導(dǎo)體元件，此半導(dǎo)體元件包含基底，基底包含上表面；第一柵極設(shè)置于基底的上表面之上，第一柵極具有第一高度；第二柵極設(shè)置于基底的上表面之上，第二柵極具有第二高度，其中第一高度小于第二高度。

本揭示的其中一個(gè)優(yōu)點(diǎn)為以所述的蝕刻工藝進(jìn)行薄化的柵極具有低的電阻溫度系數(shù)(TCR)變動(dòng)，另一優(yōu)點(diǎn)為以所述的注入工藝進(jìn)行摻雜的柵極具有高的片電阻，另一優(yōu)點(diǎn)為此揭示沒(méi)有傳統(tǒng)上電阻溫度系數(shù)(TCR)與片電阻之間互相交換的行為，借由施加在此所述的蝕刻工藝與注入工藝，可同時(shí)達(dá)到低電阻溫度系數(shù)(TCR)與高片電阻。此外，此揭示的技術(shù)于蝕刻與注入步驟期間只需要一個(gè)額外的掩模，因此相較于其他公知的技術(shù)具有較低成本的優(yōu)點(diǎn)。

為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂，以下配合所附附圖，作詳細(xì)說(shuō)明如下：

附圖說(shuō)明

圖1為顯示依據(jù)本揭示的各種概念，制造半導(dǎo)體元件的方法的流程圖。

圖2至圖8為顯示依據(jù)本揭示的各種概念，半導(dǎo)體元件的一部分的局部剖面示意圖。

圖9為顯示依據(jù)本揭示的各種概念，半導(dǎo)體元件的一部分的透視圖。

圖10A為顯示電阻溫度系數(shù)與片電阻對(duì)于不同厚度的多晶硅的雙軸線圖。

圖10B的表格為提供圖10A中不同數(shù)據(jù)點(diǎn)的注入?yún)?shù)。

并且，上述附圖中的附圖標(biāo)記說(shuō)明如下：

20～方法；??????????21、22、23～方法20的各步驟；

30～半導(dǎo)體元件；????40～基底；

50～有源區(qū)；????????60～淺溝槽隔絕元件；

70、110～柵極；?????80、120～柵極介電層；

90、130～柵極電極層；??????100、140～柵極間隔件；

150～柵極70的原始高度；????160～柵極110的高度；

170～圖案化光致抗蝕劑層；??180～蝕刻工藝；

190～柵極70的薄化后高度；??200～注入工藝；

210～電阻保護(hù)氧化層；??????212～退火工藝；

220～硅化物層；????????????230、231、232、233、234～接點(diǎn)；

240～源極區(qū)；??????????????250～漏極區(qū)；

260～雙軸線圖；????????????262～X軸；

264～主要Y軸；?????????????266～次要Y軸；

270、280～數(shù)據(jù)系列；