[發明專利]增強型多電平存儲器

有效

• 申請號: 201110136221.8
• 申請日: 2011-05-18
• 公開（公告）號: CN102254571A
• 公開（公告）日: 2011-11-23
• 發明（設計）人: 馬爾科·馬卡羅內;吉多·洛馬齊;伊拉里亞·莫塔
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/02
• 分類號: G11C16/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本文中所揭示的標的物涉及半導體存儲器，且更特定來說涉及多電平非易失性存儲器。

背景技術

存儲器裝置用于許多類型的電子裝置中，例如計算機、蜂窩電話、PDA、信息記錄器及導航設備，此處僅列舉幾個實例。在此類電子裝置當中，可采用各種類型的非易失性存儲器裝置，例如NAND或NOR快閃存儲器、SRAM、DRAM及相變存儲器，此處僅列舉幾個實例。一般來說，可使用寫入或編程過程將信息存儲于此類存儲器裝置中，而可使用讀取過程來檢索所存儲的信息。

舉例來說，可編程存儲器的存儲密度可通過按比例縮小存儲器單元的物理大小以減少其空間占用并允許在集成有所述存儲器的裸片上的同一硅區域上形成較大數目的存儲器單元來增加。另一種提升存儲密度的方式可涉及采用所謂的“多電平”編程方案，其中存儲器單元可能夠存儲一個以上信息位。特定來說，通過采用此多電平編程方案，可將存儲器單元編程為若干個不同編程狀態中的任何一者，每一狀態與對應邏輯值相關聯。存儲器單元的編程狀態可由所述存儲器單元中所包含的晶體管的閾值電壓值來界定。舉例來說，對于適于存儲兩個位的存儲器單元，所述存儲器單元的閾值電壓值可采取四個不同值中的一者。在特定實例中，此所存儲位對的邏輯值可對應于二進制序列“11”、“10”、“01”、“00”，其對應于增加的閾值電壓值。此處，邏輯值“11”可與具有最低閾值電壓值的狀態(經擦除狀態)相關聯，且其它狀態可依序與具有增加的閾值電壓值的狀態相關聯。然而，由于此存儲器可固有的實質上不可避免的容限，替代被準確地編程到四個所要值中的一者，經編程存儲器單元的閾值電壓可分布在四個相應編程分布(也稱為“群體”)當中。因此，舉例來說，每一編程狀態可能不與單個閾值電壓相關聯，而是可與相應閾值電壓范圍相關聯，所述閾值電壓范圍又由相應編程分布來界定。

附圖說明

將參考以下各圖描述非限制性及非窮盡性實施例，其中除非另外說明，否則所有各圖中相似參考編號指代相似部件。

圖1是根據一實施例的存儲器裝置的示意性框圖。

圖2A是根據一實施例的編碼單元的框圖。

圖2B是根據一實施例的線性組合器單元的框圖。

圖2C是根據一實施例的線性組合器的格子圖。

圖3是展示根據一實施例的編程分布及此些分布的分區的圖示。

圖4是根據另一實施例的格子圖。

圖5A是根據一實施例的感測電路的示意圖。

圖5B是根據一實施例的感測電路的時序圖。

圖6是根據一實施例的解碼單元的示意性框圖。

圖7A是展示根據一實施例的編程分布及此些分布的度量函數的圖示。

圖7B是根據一實施例實施度量函數的查找表。

圖7C是展示根據一實施例的編程分布及度量值的圖示。

圖8是根據另一實施例的格子圖。

圖9A是根據另一實施例的編碼單元的框圖。

圖9B是根據另一實施例的線性組合器單元的框圖。

圖9C是展示根據一實施例分割成若干子集的編程的示意圖。

圖10是根據一實施例的計算系統及存儲器裝置的示意圖。

具體實施方式

本說明書通篇中所提及的“一個實施例”或“一實施例”意指結合所述實施例描述的特定特征、結構或特性包含在所主張標的物的至少一個實施例中。因此，在本說明書通篇中的各個地方出現的短語“在一個實施例中”或“一實施例”未必全部指代相同實施例。此外，可將特定特征、結構或特性組合在一個或一個以上實施例中。