[發(fā)明專利]MEMS圓片級(jí)三維混合集成封裝結(jié)構(gòu)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110129333.0
• 申請(qǐng)日: 2011-05-18
• 公開（公告）號(hào): CN102241388A
• 公開（公告）日: 2011-11-16
• 發(fā)明（設(shè)計(jì)）人: 徐高衛(wèi);羅樂;陳驍;焦繼偉;宓斌瑋
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): B81B7/00
• 分類號(hào): B81B7/00;B81C1/00
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 潘振甦

技術(shù)領(lǐng)域

本發(fā)明涉及一種微機(jī)電系統(tǒng)(MEMS)圓片級(jí)三維混合集成封裝結(jié)構(gòu)和方法，更確切地說，本發(fā)明涉及一種MEMS的三維混合集成封裝的方法，即采用Chip?to?Wafer(芯片到圓片)疊層方式將IC芯片與MEMS器件進(jìn)行圓片級(jí)三維混合集成的方法，屬于微系統(tǒng)封裝領(lǐng)域。

背景技術(shù)

微機(jī)電系統(tǒng)(MEMS)包括微傳感器和驅(qū)動(dòng)器，以及用于設(shè)備功能控制和信號(hào)傳導(dǎo)、調(diào)節(jié)和處理的輔助集成電路和功能控制系統(tǒng)。MEMS的集成就是將微傳感器(或者驅(qū)動(dòng)器)與專用集成電路(ASIC)以及運(yùn)放集成電路等CMOS芯片封裝在一起完成傳感(或驅(qū)動(dòng))功能。當(dāng)前MEMS的集成制造主要有單片系統(tǒng)(SoC)集成和混合集成等兩種方式。由于MEMS工藝和IC工藝的不兼容性，目前單片集成方式制造微系統(tǒng)未得到廣泛應(yīng)用，混合集成仍是多數(shù)微系統(tǒng)實(shí)現(xiàn)集成的主要手段。通常微系統(tǒng)的混合集成是在印刷電路板(PCB)或陶瓷基板上對(duì)封裝后的器件進(jìn)行貼裝后實(shí)現(xiàn)二次集成，或使用裸芯片在基板上組裝成多芯片模塊(MCM)，但這種二維的封裝方式成本較高，封裝密度也不夠高，并且互連線較長(zhǎng)，使電路噪聲增大，這一點(diǎn)對(duì)輸出微弱信號(hào)的MEMS器件尤其不利。

三維封裝具有尺寸和體積小、組裝效率更高、延遲進(jìn)一步縮短、噪聲進(jìn)一步減小、功耗減小、速度更快以及帶寬加大等優(yōu)點(diǎn)。圓片級(jí)封裝是微系統(tǒng)先進(jìn)的封裝形式，具有密度高、成本低等優(yōu)勢(shì)，近年來發(fā)展迅速。如果能在圓片級(jí)封裝基礎(chǔ)上進(jìn)一步實(shí)現(xiàn)氣密或真空封裝并與ASIC等CMOS芯片實(shí)現(xiàn)三維混合集成，充分利用Si基集成度高、熱膨脹系數(shù)匹配、導(dǎo)熱好、易于批量化生產(chǎn)、成本低等優(yōu)點(diǎn)，可望在目前微系統(tǒng)制造以混合集成技術(shù)為主的情況下進(jìn)一步對(duì)系統(tǒng)性能、集成度、可靠性和成本等進(jìn)行優(yōu)化。

已報(bào)道的一些關(guān)于圓片級(jí)混合集成的工作大多是采用硅通孔(TSV)方法實(shí)現(xiàn)垂直互連的，如Hyung?Suk?Yang等通過在MEMS器件圓片上制備TSV的方式來實(shí)現(xiàn)與CMOS圓片的垂直互連(IEEE?resource：3D?integration?of?CMOS?and?MEMS?using?mechanically?flexible?interconnects(MFI)and?through?silicon?vias(TSV)，Proceedings?of?2010?Electronic?Components?and?Technology?Conference(ECTC)，1-4?June?2010，pp.822-828)，但這種方式成本高，并非一種普適的集成方法。

圓片級(jí)三維疊層封裝主要包括圓片到圓片(Wafer?to?Wafer，W2W)和芯片到圓片(Chip?to?Wafer，C2W)。C2W具有以下優(yōu)點(diǎn)：只組裝集成“確認(rèn)好芯片”(KGD)，封裝成品率高；疊層對(duì)準(zhǔn)公差較寬；能對(duì)不同大小的芯片進(jìn)行互相連接，也能對(duì)不同大小的晶圓與芯片進(jìn)行混和封裝。可見，C2W疊層方式吸取了W2W“封裝密度高、效率高、成本低”的優(yōu)點(diǎn)，克服了W2W疊層方式“測(cè)試?yán)щy，成品率低”的不足，并且具有很大的組裝柔性和變通性。

高性能MEMS器件(如加速度計(jì)芯片)尺寸通常較大，因此圓片級(jí)氣密封裝完成后進(jìn)一步進(jìn)行Chip?to?Wafer(芯片到圓片)方式的三維混合集成就有著非常重要的意義。目前國內(nèi)外公司大多采用外購ASIC以及運(yùn)放等IC來搭建高靈敏度MEMS電路系統(tǒng)。由于ASIC和運(yùn)放等CMOS芯片是分立購買的，因而不易實(shí)現(xiàn)器件直接從圓片級(jí)進(jìn)行集成。而采用將分立芯片貼裝至已完成圓片級(jí)封裝的MEMS器件蓋板上進(jìn)一步進(jìn)行以硅蓋板為基板的三維集成，工藝過程簡(jiǎn)單且實(shí)用。在圓片級(jí)封裝完成后，還需進(jìn)一步用封裝外殼對(duì)器件進(jìn)行保護(hù)，國際上許多著名廠商前期趨于使用陶瓷外殼和QFN(Quad?Flat?Non-Lead)引腳方式，但成本相對(duì)較高。這與目前需要盡可能降低MEMS封裝成本的要求仍存在差距。此外，由于封裝應(yīng)力對(duì)高靈敏度MEMS的可靠性影響很大，要求MEMS封裝具有很小的殘余應(yīng)力。

基于上述各種需求和考慮，本發(fā)明擬針對(duì)高靈敏度MEMS傳感器提出一種采用Chip?to?Wafer(C2W)疊層方式的圓片級(jí)三維混合集成封裝結(jié)構(gòu)(簡(jiǎn)稱WL-C2W)，以滿足高靈敏度MEMS低應(yīng)力、高性能、易加工、低成本和高可靠性的集成封裝要求。

發(fā)明內(nèi)容

本發(fā)明的目的在于提出一種MEMS圓片級(jí)(WL)三維混合集成(簡(jiǎn)稱WL-C2W)封裝結(jié)構(gòu)和方法，以滿足用ASIC以及運(yùn)放等IC來搭建高靈敏度MEMS電路系統(tǒng)的現(xiàn)實(shí)需求。