[發明專利]引導裝置及其方法

無效

• 申請號: 201110125620.4
• 申請日: 2011-05-10
• 公開（公告）號: CN102446108A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 樸東助
• 申請（專利權）人: 樸東助
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

技術領域

本發明涉及一種引導裝置及其方法(Apparatus?and?Method?of?booting)，特別是涉及一種利用模擬器(emulator)可以引導具有兩個以上處理器的系統的裝置及其方法。

背景技術

圖1為以往的使用兩個處理器的裝置的結構圖。參照圖1，以往的具有兩個以上處理器的裝置100包括：第1非揮發性存儲器110、主處理器(master?processor)120、第2非揮發性存儲器130、從屬處理器(slave?processor)140及DPRAM(Dual?Port?RAM，雙端口存儲器)150。

第1非揮發性存儲器110存儲有用于主處理器120的引導的引導圖像，第2非揮發性存儲器130存儲有用于從屬處理器140的引導的引導圖像。

主處理器120執行整體請求功能，并控制從屬處理器140。從屬處理器140執行自身的特定功能。DPRAM150執行主處理器120與從屬處理器140之間的通信。

具有兩個以上處理器的裝置100被引導時，主處理器120執行引導ROM(BootROM)內的基本(primary)引導圖像，以讀取存儲于第1非揮發性存儲器110的引導圖像。主處理器120執行所述引導圖像而引導，通過對DPRAM150的接口準備與從屬處理器140通信。

從屬處理器140執行BootROM內的基本引導圖像，以讀取存儲于第2非揮發性存儲器130的引導圖像。從屬處理器140執行引導圖像而引導，通過對DPRAM150的接口準備與主處理器120的通信。

連接于從屬處理器140的第2非揮發性存儲器130存儲有以DPRAM150接口設置(setup)為基本的少量引導圖像。從屬處理器140所需的其他數據存儲于連接于主處理器120的第1非揮發性存儲器110。

從屬處理器140通過DPRAM150接收存儲于第1非揮發性存儲器110的數據并執行。

如上所述，以往的具有兩個以上處理器的裝置100要引導，就需要每個處理器都連接有非揮發性存儲器，因此，購買非揮發性存儲器的費用成為一大問題。

并且，生產以往的具有兩個以上處理器的引導裝置時，在各個非揮發性存儲器中存儲引導圖像，因此在下載路徑或生產工序上存在一定的困難。

并且，在以往的引導裝置中，用于DPRAM接口的設置的數據為少量的數百KB(Kilobyte)，而相比之下，非揮發性存儲器的容量是數百MB(Kilobyte)至數GB(gigabyte)的大容量，因此，存儲器的浪費成為一大問題。

發明內容

本發明的目的在于，提供一種可以用小容量存儲器代替連接于從屬處理器的大容量非揮發性存儲器的模擬器。

本發明的另一目的在于，提供一種引導裝置及方法，以減少在非揮發性存儲器中存儲引導圖像和數據的工序，從而縮短引導裝置的生產時間。

為了達到上述目的，本發明提供一種模擬器，其特點在于，包括：接口端口，用于接收引導圖像及控制信息；存儲部，用于存儲所述引導圖像；模擬器端口，用于接收引導所需信息的請求；及，控制部，根據所述請求，利用所述控制信息從所述存儲部讀取所述引導圖像，并通過所述模擬器端口傳送。

優選地，所述引導圖像從非揮發性存儲器被讀取并傳送至所述接口端口，所述引導所需的信息包括所述引導圖像存儲于所述非揮發性存儲器的數據位置，所述控制信息包括所述引導圖像被存儲的所述非揮發性存儲器的數據位置及所述存儲部中數據位置的映像信息。

并且，所述接口端口為內部集成電路、串行-并行轉換接口、同步閃存接口、異步閃存接口及通用異步收發器其中之一。

本發明還提供一種引導裝置，其特點在于，包括：非揮發性存儲器，用于存儲引導圖像；主處理器，用于從所述非揮發性存儲器讀取所述引導圖像而傳送；從屬處理器，用于請求引導所需的信息；及，模擬器，將根據所述從屬處理器的請求接收到的所述引導圖像傳送至所述從屬處理器。

優選地，還包括用于所述主處理器與所述從屬處理器之間的通信的雙端口RAM。

并且，所述模擬器接收所述主處理器的控制信息，并利用所述控制信息將所述引導圖像傳送至所述從屬處理器，所述控制信息包括存儲有所述引導圖像的所述非揮發性存儲器的數據位置及所述存儲部中的數據位置的映射信息。

并且，所述非揮發性存儲器為NAND、ONE-NAND及NOR閃存其中之一。