[發(fā)明專利]基于FPGA的SAR成像信號處理數(shù)據(jù)轉(zhuǎn)置方法

有效

• 申請?zhí)枺?/td>: 201110122834.6
• 申請日: 2011-05-12
• 公開（公告）號: CN102279386A
• 公開（公告）日: 2011-12-14
• 發(fā)明（設(shè)計）人: 王一鳴;梁毅;王虹現(xiàn);邢孟道;陳皓;張佳佳
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S13/90
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字信號處理技術(shù)領(lǐng)域，涉及DDRII?SDRAM轉(zhuǎn)置存儲器，特別是一種利用FPGA實(shí)現(xiàn)SAR成像信號處理數(shù)據(jù)轉(zhuǎn)置方法，可應(yīng)用于合成孔徑雷達(dá)成像系統(tǒng)設(shè)計。

背景技術(shù)

合成孔徑雷達(dá)SAR作為一種主動式微波傳感器，能不受光照和氣候條件的限制實(shí)現(xiàn)全天時、全天候?qū)Φ赜^測，獲取高分辨的地面場景信息，還可以透過地表和植被獲取地表下信息，并能探測隱蔽目標(biāo)。這些特點(diǎn)使它在軍事領(lǐng)域如戰(zhàn)場地形探測及預(yù)警、民用領(lǐng)域如資源考察、環(huán)境監(jiān)測、水文觀測等應(yīng)用具有獨(dú)特的優(yōu)勢。SAR成像信號處理的特點(diǎn)是運(yùn)算復(fù)雜，數(shù)據(jù)量大，這就要求系統(tǒng)在進(jìn)行快速運(yùn)算的同時能進(jìn)行大數(shù)據(jù)量的快速傳輸和存儲。轉(zhuǎn)置存儲器CTM是SAR實(shí)時處理器的一個重要組成部分，它是實(shí)現(xiàn)從原始數(shù)據(jù)生成圖像的重要過程，通過將距離連續(xù)數(shù)據(jù)轉(zhuǎn)為方位連續(xù)數(shù)據(jù)，或?qū)⒎轿贿B續(xù)數(shù)據(jù)轉(zhuǎn)為距離連續(xù)數(shù)據(jù)，實(shí)現(xiàn)SAR成像處理，此間高達(dá)數(shù)百兆的數(shù)據(jù)吞吐對轉(zhuǎn)置存儲器的速度和容量提出了很高的要求，轉(zhuǎn)置實(shí)現(xiàn)的效率成為制約SAR實(shí)時成像處理的一個主要因素。

隨著SAR實(shí)時成像處理的發(fā)展，對于CTM的研究取得了很大的進(jìn)展，許多研制成功的實(shí)用CTM已經(jīng)應(yīng)用在實(shí)時成像系統(tǒng)中。通常情況下，采用DSP作為成像處理的核心，配合DSP內(nèi)建的SDRAM控制器，使用軟件的方法，利用SDRAM對數(shù)據(jù)進(jìn)行轉(zhuǎn)置運(yùn)算，具體是通過地址跳變的存取方式，相當(dāng)于“軟件”轉(zhuǎn)置。然而，“軟件”轉(zhuǎn)置沒有“硬件”轉(zhuǎn)置功耗低、速度快和效率高，同時DSP沒有足夠的硬件資源可以利用，處理速度不夠快，靈活性不強(qiáng)，隨著對SAR處理性能的要求越來越高，采用DSP的實(shí)現(xiàn)方式在效率方面遠(yuǎn)不能滿足這種趨勢的要求。

另一方面，近年來隨著星載SAR系統(tǒng)的發(fā)展，星上實(shí)時成像成為SAR領(lǐng)域的一個研究熱門。對于星上實(shí)時成像處理，CTM必須滿足星上環(huán)境對硬件的抗輻照要求。由于目前DSP沒有航天級抗輻照產(chǎn)品，采用DSP作為成像處理核心的方案不適應(yīng)星上系統(tǒng)的要求，星上實(shí)時成像處理CTM必須采用新的方案實(shí)現(xiàn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述已有技術(shù)的不足，提供一種基于FPGA的SAR成像信號處理數(shù)據(jù)轉(zhuǎn)置方法，實(shí)現(xiàn)“硬件”轉(zhuǎn)置，使得CTM系統(tǒng)運(yùn)行更穩(wěn)定、功耗更低、速度更快、效率更高，以完全能滿足實(shí)時成像處理轉(zhuǎn)置存儲的要求。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)思路是，基于“矩陣分割”思想，將大矩陣分割成小矩陣，分別針對對角模式的矩陣塊、對稱非對角模式的矩陣塊、非對稱非對角模式的矩陣塊，利用FPGA的DDRII?SDRAM控制器設(shè)計和FPGA內(nèi)部的RAM資源，其實(shí)現(xiàn)步驟包括如下：

(1)將SAR成像信號處理數(shù)據(jù)按距離向從前端連續(xù)地傳入FPGA，再由FPGA將數(shù)據(jù)存入DDRII?SDRAM存儲器，形成矩陣數(shù)據(jù)；

(2)將DDRII?SDRAM存儲器中的矩陣數(shù)據(jù)進(jìn)行矩陣分割：

(2a)以64×64小矩陣塊為單位，按方陣的對角線方向，將矩陣數(shù)據(jù)劃分出對稱模式矩陣塊；

(2b)以64×64小矩陣塊為單位，以方陣的對角線作為對稱軸，將矩陣數(shù)據(jù)劃分出對稱非對角模式矩陣塊；

(2c)以64×64小矩陣塊為單位，將除去方陣以外的剩余矩陣數(shù)據(jù)劃分出非對稱非對角模式矩陣塊；

(3)使用FPGA中的RAM存儲器資源，將單位對角模式矩陣塊數(shù)據(jù)存入RAM，利用地址跳變每隔64個地址讀出RAM中的數(shù)據(jù)，完成單位對角模式矩陣塊方位向數(shù)據(jù)與距離向數(shù)據(jù)轉(zhuǎn)換，實(shí)現(xiàn)對角模式矩陣塊的轉(zhuǎn)置處理；

(4)對稱非對角模式矩陣塊的轉(zhuǎn)置處理：

(4a)將方陣對角線以上的單位對稱非對角模式矩陣塊橫向分成兩個相等的半單位矩陣塊，再將方陣對角線以下的單位對稱非對角模式矩陣塊縱向分成兩個相等的半單位矩陣塊；

(4b)使用FPGA中的RAM存儲器資源，將橫向半單位矩陣塊數(shù)據(jù)和與其對稱的縱向半單位矩陣塊數(shù)據(jù)存入RAM，利用地址跳變先每隔32個地址讀出RAM中的數(shù)據(jù)，寫入到橫向半單位矩陣塊中，再每隔64個地址讀出RAM中的數(shù)據(jù)，寫入到縱向半單位矩陣塊中，完成橫向半單位矩陣塊數(shù)據(jù)和與其對稱的縱向半單位矩陣塊數(shù)據(jù)轉(zhuǎn)換；

(5)當(dāng)距離向采樣點(diǎn)數(shù)和方位向采樣點(diǎn)數(shù)不相等時，使用FPGA中的RAM存儲器資源，將單位非對稱非對角模式矩陣塊數(shù)據(jù)存入RAM，利用地址跳變每隔64個地址讀出RAM中的數(shù)據(jù)，完成單位非對稱非對角模式矩陣塊方位向數(shù)據(jù)與距離向數(shù)據(jù)轉(zhuǎn)換，實(shí)現(xiàn)非對稱非對角模式矩陣塊的轉(zhuǎn)置處理；反之不需要進(jìn)行非對稱非對角模式矩陣塊的轉(zhuǎn)置處理；

(6)轉(zhuǎn)置完成后，進(jìn)行復(fù)位操作，以便再次進(jìn)行轉(zhuǎn)置處理；