[發明專利]傳輸線、用于去嵌入晶片上裝置的測試結構及晶片

有效

• 申請號: 201110122390.6
• 申請日: 2011-05-09
• 公開（公告）號: CN102543958A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 顏孝璁;林佑霖;郭晉瑋;陳和祥;劉莎莉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L27/02;G01R31/28
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張浴月;張志杰

1.一種傳輸線，包括：

一基材；

一阱，位于該基材中；

一屏蔽層，位于該阱上；

多個中間金屬層，位于該屏蔽層上，且所述多個中間金屬層借由多個通孔相互耦接；

一頂金屬層，位于所述多個中間金屬層上。

2.如權利要求1所述的傳輸線，其中該阱、該屏蔽層、所述多個中間金屬層及該頂金屬層的寬度相同。

3.如權利要求1所述的傳輸線，其中該阱的寬度大于該屏蔽層、所述多個中間金屬層及該頂金屬層的寬度。

4.如權利要求1所述的傳輸線，其中該頂金屬層的寬度大于該阱、該屏蔽層及所述多個中間金屬層的寬度。

5.如權利要求1所述的傳輸線，其中該屏蔽層、所述多個中間金屬層及該頂金屬層均具有一插槽貫穿其中。

6.一用于去嵌入晶片上裝置的測試結構，包含：

一第一虛置元件，包含一第一傳輸線；

一第二虛置元件，與該第一傳輸線相耦接，其中該第二虛置元件包含一第二傳輸線；以及

一待測元件，電性連接至該第一虛置元件及/或該第二虛置元件，

其中該第一傳輸線及該第二傳輸線均包含：

一基材；

一p型阱或n型阱，位于該基材中；

一屏蔽層，位于該p型阱或n型阱上；

多個中間金屬層，位于該屏蔽層上，且所述多個中間金屬層借由多個通孔相互耦接；及

一頂金屬層，位于所述多個中間金屬層上。

7.如權利要求6所述的去嵌入晶片上裝置的測試結構，其中在該p型阱或n型阱、該屏蔽層、所述多個中間金屬層及該頂金屬層中，該p型阱或n型阱或該頂金屬層的寬度較寬，或該p型阱或n型阱、該屏蔽層、所述多個中間金屬層及該頂金屬層的寬度均相同。

8.如權利要求6所述的去嵌入晶片上裝置的測試結構，其中該屏蔽層、所述多個中間金屬層及該頂金屬層均具有一插槽貫穿其中。

9.如權利要求6所述的去嵌入晶片上裝置的測試結構，其中該第一及第二傳輸線共線且寬度相同，且其中該第一傳輸線僅位于該第一虛置元件中，該第二傳輸線僅位于該第二虛置元件中。

10.一晶片，包含：

至少一芯片，其包含多個元件；及

至少一測試結構，位于該至少一芯片中，以去嵌入該多個元件的至少其一，其中該至少一測試結構包含：

一第一虛置元件，包含一具有第一長度的第一傳輸線；

一第二虛置元件，包含一具有一第二長度的第二傳輸線，其中該第二傳輸線連接至該第一傳輸線，且第一長度為該第二長度的2倍；以及

一第一測試墊，電性連接至該第一傳輸線；及

一第二測試墊，電性連接至該第二傳輸線，

其中該第一傳輸線及該第二傳輸線均包含：一基材；一n型阱，位于該基材中；一屏蔽層，位于該n型阱上；多個中間金屬層，位于該屏蔽層上，且所述多個中間金屬層借由多個通孔相互耦接；及一項金屬層，位于所述多個中間金屬層上。