[發明專利]對高壓集成電路中的反熔絲元件進行編程的方法和裝置

有效

• 申請號: 201110117560.1
• 申請日: 2011-05-06
• 公開（公告）號: CN102324252A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: S·班納吉;G·M·范
• 申請（專利權）人: 電力集成公司
• 主分類號: G11C17/16
• 分類號: G11C17/16
• 代理公司: 北京北翔知識產權代理有限公司 11285
• 代理人: 楊勇;鄭建暉

1.一種用于對功率集成電路(IC)器件的反熔絲存儲器塊進行編程的方法，包括：

將第一電壓施加至所述功率IC的第一管腳，所述第一管腳被連接至高壓輸出場效應晶體管(HVFET)的漏極，并且還被連接至抽頭晶體管器件的第一終端，當施加至所述第一管腳的外部電壓超出所述抽頭晶體管器件的夾斷電壓時，在第二終端處提供基本上恒定的抽頭電壓，所述第一電壓基本上小于所述夾斷電壓；

接通與所述反熔絲存儲器塊的選定的反熔絲相關聯的調配MOSFET，所述選定的反熔絲包括由介電層分隔開的第一電容性板和第二電容性板，所述第一電容性板被連接至所述反熔絲存儲器塊的共用節點，所述第二電容性板被連接至所述調配MOSFET的漏極；

施加寫信號，所述寫信號使得所述調配MOSFET的源極通過低阻抗被短路至地；

將所述抽頭晶體管器件的第二終端連接至所述共用節點；

將基本上高于所述第一電壓的第二電壓施加至所述第一管腳，以使得編程電壓被施加至所述選定的反熔絲的第一電容性板，所述編程電壓足夠高，以使得流過所述選定的反熔絲的電流足以破壞所述介電層的至少一部分，從而將所述第一電容性板和所述第二電容性板電氣短路。

2.根據權利要求1所述的方法，其中所述第二電壓大于所述夾斷電壓，并且所述編程電壓基本上等于所述抽頭電壓。

3.根據權利要求1所述的方法，其中所述寫信號被施加至低壓場效應晶體管(LVFET)的柵極，所述LVFET的漏極被連接至所述調配MOSFET的源極，所述LVFET的源極被連接至地。

4.根據權利要求1所述的方法，其中所述調配MOSFET具有超出所述抽頭電壓的擊穿電壓。

5.根據權利要求1所述的方法，進一步包括：斷開所述反熔絲存儲器塊中除了所述選定的反熔絲以外的所有其他反熔絲。

6.根據權利要求1所述的方法，進一步包括：對跨越所述選定的反熔絲的編程電壓進行箝位。

7.一種用于對功率集成電路(IC)器件的反熔絲存儲器塊進行編程的方法，包括：

將外部施加的電壓施加至所述功率IC的第一管腳，所述第一管腳被連接至高壓輸出場效應晶體管(HVFET)的漏極，并且還被連接至抽頭晶體管器件的第一終端，當施加至所述第一管腳的外部電壓超出所述抽頭晶體管器件的夾斷電壓時，在第二終端處提供基本上恒定的抽頭電壓，所述第一電壓基本上小于所述夾斷電壓；

接通隔離晶體管元件，以將所述外部施加的高壓連接至所述反熔絲存儲器塊的選定的反熔絲元件，所述選定的反熔絲包括由介電層分隔開的第一電容性板和第二電容性板，所述第一電容性板被連接至所述反熔絲存儲器塊的共用節點；

接通與所述選定的反熔絲元件連接的讀/寫元件，從而將所述選定的反熔絲元件的第二板連接至地；

將所述抽頭晶體管器件的第二終端連接至所述共用節點；

將基本上高于所述第一電壓的脈沖電壓施加至所述第一管腳，以使得編程電壓被施加至所述選定的反熔絲的第一電容性板，所述編程電壓足夠高，以使得流過所述選定的反熔絲的電流足以破壞所述介電層的至少一部分，從而將所述第一電容性板和所述第二電容性板電氣短路。

8.根據權利要求7所述的方法，其中所述脈沖電壓大于所述夾斷電壓，并且所述編程電壓基本上等于所述抽頭電壓。

9.根據權利要求7所述的方法，其中所述讀/寫元件包括低壓場效應晶體管(LVFET)，所述LVFET的漏極被連接至所述調配MOSFET的源極，并且所述LVFET的源極被連接至地。

10.根據權利要求7所述的方法，進一步包括：斷開與所述反熔絲存儲器塊中除了所述選定的反熔絲以外的所有其他反熔絲相關聯的讀/寫元件。

11.根據權利要求7所述的方法，進一步包括：對跨越所述選定的反熔絲的編程電壓進行箝位。