[發明專利]含有JTAG接口的芯片

在審

• 申請號: 201110107902.1
• 申請日: 2011-04-28
• 公開（公告）號: CN102760497A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 官志勇
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王江富

技術領域

本發明涉及半導體技術，特別涉及一種含有JTAG接口的芯片。

背景技術

隨著芯片規模越來越大，復雜度越來越高，芯片的測試也越來越難，因此可測性設計是大規模集成電路的基本設計要求。

JTAG是一種國際標準測試協議(IEEE?1149.1兼容)，主要用于芯片內部測試。

JTAG接口的結構如圖1所示，它主要包括一個狀態控制器(TAP?controller)，一個指令寄存器(Instruction?register)，一些測試數據寄存器(Test?data?register)以及輸出級(Output?stage)。

JTAG接口的測試數據寄存器包含一些必須的測試數據寄存器，如邊界掃描寄存器(Boundary?scan?register)等，也包含一些用戶自定義的寄存器(Design?specific?test?data?register)，這些寄存器的內容和長度完全由設計決定，因此可以把所有與芯片測試有關的寄存器，如掃描(scan)測試，存儲器自測試(BIST)等等，都放到這類寄存器當中，從而使JTAG接口成為測試控制器。

JTAG接口的指令寄存器使JTAG接口可以支持不同的指令，指令經過解碼，選擇不同的測試數據寄存器。

JTAG接口得到了更多的自動測試設備(ATE)的支持，這使得通過在芯片中實現JTAG，可以提高芯片的可測性，增加芯片測試覆蓋率，方便將來在PCB板子上的測試。同時由于JTAG是國際標準，得到很多測試機的支持，因而使用方便，開發容易。所以目前含有JTAG接口的芯片種類較多，如CPU、DSP、CPLD、FPGA等。

標準JTAG接口通常有5線：TMS、TCK、TDI、TDO、TRST*，其中TCK為測試時鐘輸入；TDI為測試數據輸入，數據通過TDI輸入JTAG接口；TDO為測試數據輸出，數據通過TDO從JTAG接口輸出；TMS為測試模式選擇，TMS用來設置JTAG接口處于某種特定的測試模式；TRST*為測試復位，低電平有效。

現有的含有JTAG接口的芯片，通常需要額外增加TDI、TMS、TCK、TDO及TRST*等5個引腳，雖然TRST*是可選的，仍然要至少額外增加4個引腳。這使得JTAG對于引腳數目不多的芯片來說影響太大，甚至根本就不適用。

發明內容

本發明要解決的技術問題是提供一種含有JTAG接口的芯片，引腳較少。

為解決上述技術問題，本發明的含有JTAG接口的芯片，包括芯片功能模塊、一標準JTAG接口，還包括一多路選擇器；

所述標準JTAG接口的TDI、TMS、TCK與芯片功能模塊的三個輸入分別短接；

所述標準JTAG接口的TRST*與所述多路選擇器的選擇控制端短接；

所述標準JTAG接口的TDO接所述多路選擇器的第一輸入；

所述芯片功能模塊的一輸出接所述多路選擇器的第二輸入；

當TRST*為低電平時，標準JTAG接口復位，并且所述多路選擇器的輸出為芯片功能模塊的一輸出；

當TRST*為高電平時，標準JTAG接口工作，并且所述多路選擇器的輸出為標準JTAG接口的TDO。

本發明的含有JTAG接口的芯片，通過將標準JTAG接口的TDI、TMS、TCK、TDO同芯片其他功能模塊的輸入輸出進行引腳復用，既大大提高了芯片的可測性，又避免了芯片因加入JTAG接口而使引腳太多，特別適用于引腳數目少，或者引腳數目雖多，但是無法增加引腳數目(比如為了兼容性，或者封裝價格的因素)的芯片。

附圖說明

下面結合附圖及具體實施方式對本發明作進一步詳細說明。

圖1是JTAG接口的結構示意圖；

圖2是本發明的含有JTAG接口的芯片一實施方式示意圖。

具體實施方式

本發明的含有JTAG接口的芯片一實施方式如圖2所示，包括芯片功能模塊、一標準JTAG接口、一多路選擇器；

芯片功能模塊泛指芯片中所述標準JTAG接口、多路選擇器之外的接有芯片引腳的其它模塊；

標準JTAG接口有5線：TCK(測試時鐘輸入)、TDI(測試數據輸入)、TDO(測試數據輸出)、TMS(測試模式選擇)、TRST*(測試復位，低電平有效)；

所述標準JTAG接口的TDI、TMS、TCK與芯片功能模塊的三個輸入分別短接，作為芯片的三個復用輸入引腳；