[發明專利]金屬硅化物橋連測試結構、形成方法和測試方法

有效

• 申請號: 201110105087.5
• 申請日: 2011-04-26
• 公開（公告）號: CN102760725A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 劉金華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/26
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

1.一種金屬硅化物橋連測試結構，該結構包括：

位于半導體襯底內的第一、二、三、四有源區，所述第一、二、三、四有源區均以隔離區彼此相隔、

位于半導體襯底之上的柵極結構，所述柵極結構與所述第一、二、三、四有源區均存在重疊部分、

位于半導體襯底之上、且分別位于柵極結構前、后、左、右側的第一、二、三、四側壁層，每相鄰側壁層均未相連、

覆蓋在所述第一、二、三、四有源區之上的金屬硅化物，以及覆蓋在所述柵極結構之上的金屬硅化物、

分別與所述第一、二、三、四有源區的金屬硅化物相連的第一、二、三、四金屬線，所述第一、二、三、四金屬線末端分別連接有第一、二、三、四襯墊。

2.根據權利要求1所述的方法，其特征在于，所述柵極結構包括：柵極以及柵極下方的柵氧化層。

3.一種金屬硅化物橋連測試結構形成方法，該方法包括：

提供一半導體襯底，在半導體襯底內定義第一、二、三、四有源區和隔離區，所述第一、二、三、四有源區均以所述隔離區彼此相隔；

在半導體襯底之上形成柵極結構，所述柵極結構與所述第一、二、三、四有源區均存在重疊部分；

在半導體襯底之上形成第一、二、三、四側壁層，所述第一、二、三、四側壁層分別位于所述柵極結構前、后、左、右側，并對第一、二、三、四側壁層進行刻蝕，使得每相鄰側壁層均未相連；

形成金屬硅化物，所述金屬硅化物覆蓋在所述第一、二、三、四有源區之上，以及覆蓋在所述柵極結構之上；

分別在所述第一、二、三、四有源區的金屬硅化物之上連接第一、二、三、四金屬線，所述第一、二、三、四金屬線末端分別連接第一、二、三、四襯墊。

4.根據權利要求3所述的方法，其特征在于，所述柵極結構的形成方法包括：

在半導體襯底之上形成柵氧化層；

在所述柵氧化層之上形成柵極。

5.根據權利要求3所述的方法，其特征在于，所述金屬硅化物的形成方法包括：

沉積金屬；

進行快速退火處理。

6.根據權利要求5所述的方法，其特征在于，

所述沉積的金屬為鎳Ni、鈦Ti或者鈷Co；

所述金屬硅化物為鎳基硅化物、鈦基硅化物或鈷基硅化物。

7.根據權利要求3所述的方法，其特征在于，

所述第一、二、三、四側壁層包括：二氧化硅和氮化硅；

所述對第一、二、三、四側壁層進行刻蝕的方法包括：采用氫氟酸HF對二氧化硅進行刻蝕，采用磷酸H₃PO₄對氮化硅進行刻蝕。

8.一種金屬硅化物橋連測試方法，該方法應用于如權利要求1所述的金屬硅化物橋連測試結構，該方法包括：依次在每相鄰的兩個襯墊之間施加電壓，如果所述兩個相鄰襯墊之間的電流值大于0，則判定所述兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果所述兩個相鄰襯墊之間的電流值等于0，則判定所述兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物。