[發(fā)明專利]重置電路

無效

• 申請?zhí)枺?/td>: 201110103762.0
• 申請日: 2011-04-20
• 公開（公告）號: CN102184699A
• 公開（公告）日: 2011-09-14
• 發(fā)明（設(shè)計）人: 鄭曉鐘;黃正翰
• 申請（專利權(quán)）人: 友達光電股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮;田景宜

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于顯示技術(shù)領(lǐng)域，且特別是有關(guān)于一種適于調(diào)整移位緩存器的輸出端的電位的重置電路的結(jié)構(gòu)。

背景技術(shù)

按，隨著科技的發(fā)展，平面顯示器(例如，液晶顯示器)因具有高畫質(zhì)、體積小、重量輕及應(yīng)用范圍廣等優(yōu)點，而被廣泛地應(yīng)用于移動電話、筆記型計算機、桌上型顯示裝置以及電視等各種消費性電子產(chǎn)品中，并已經(jīng)逐漸地取代傳統(tǒng)的陰極射線管顯示器而成為顯示器的主流。

目前為降低平面顯示器的成本，故發(fā)展出陣列上柵極驅(qū)動電路(Gate-on-Array，GOA)與半源驅(qū)動電路(Half-source?Driving，HSD)技術(shù)。通常，陣列上柵極驅(qū)動電路包括相互串接的多個移位緩存器以依序輸出多個柵極驅(qū)動脈沖，圖1為相互串接的多個移位緩存器中的單級移位緩存器SR(n)。具體地，移位緩存器SR(n)包括晶體管T11、T12及T21與下拉電路100。其中，晶體管T12的漏/源極接收頻率信號CK(n-1)，晶體管T12的柵極接收控制信號Q(n-1)以決定是否允許頻率信號CK(n-1)傳遞至晶體管T12的源/漏極；晶體管T11的漏/源極與柵極皆電性耦接至晶體管T12的源/漏極以將頻率信號CK(n-1)傳遞至Q節(jié)點；晶體管T21的柵極電性耦接至Q節(jié)點以藉由Q節(jié)點處的控制信號Q(n)來決定晶體管T21是否導(dǎo)通，晶體管T21的漏/源極接收另一頻率信號CK(n)，且晶體管T21的源/漏極作為移位緩存器SR(n)的輸出端以根據(jù)所接收到的頻率信號CK(n)輸出柵極驅(qū)動脈沖G(n)；在此，Q(n-1)為上一級移位緩存器的Q節(jié)點處的控制信號。下拉電路100電性耦接至Q節(jié)點與柵極關(guān)閉信號準(zhǔn)位VSS之間，并電性耦接至晶體管T21的源/漏極以在特定時段將柵極驅(qū)動脈沖G(n)拉至柵極關(guān)閉信號準(zhǔn)位VSS。

圖2為相關(guān)于圖1所示移位緩存器SR(n)的多個信號的時序圖，下面將結(jié)合圖1及圖2說明移位緩存器SR(n)的工作原理：當(dāng)移位緩存器SR(n)的柵極驅(qū)動脈沖G(n)輸出時，下拉電路100中的晶體管T31、T32、T41及T42截止；當(dāng)移位緩存器SR(n)的柵極驅(qū)動脈沖G(n)關(guān)閉時，使用控制信號Q(n)的t時段使得柵極驅(qū)動脈沖G(n)釋放至柵極關(guān)閉信號準(zhǔn)位VSS。

然而，當(dāng)下拉電路100中的晶體管T41與T42的制程變異過大時，會導(dǎo)致控制信號Q(n)在時段t提早漏電至柵極關(guān)閉信號準(zhǔn)位VSS而非如圖2中時段t的虛線所示，則柵極驅(qū)動脈沖G(n)無法正常關(guān)閉進而導(dǎo)致柵極驅(qū)動脈沖G(n)會有拖曳現(xiàn)象(如圖2中時段t內(nèi)G(n)的波形)，當(dāng)拖曳過長時，則會導(dǎo)致畫面內(nèi)像素數(shù)據(jù)的錯充，造成畫面顯示異常。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種重置電路，以改善柵極驅(qū)動脈沖拖曳現(xiàn)象。

本發(fā)明一實施例提出的重置電路，適用于調(diào)整移位緩存器的輸出端的電位。本實施例中的重置電路包括重置電路驅(qū)動模塊以及重置模塊；其中，重置電路驅(qū)動模塊接收致能信號并提供此致能信號至重置電路驅(qū)動模塊的輸出端；重置模塊電性耦接至移位緩存器的輸出端以及重置電路驅(qū)動模塊的輸出端，重置電路驅(qū)動模塊的輸出端的電位控制重置模塊是否導(dǎo)通位于移位緩存器的輸出端至第一預(yù)設(shè)電位之間的電性通路。

在本發(fā)明的一實施例中，上述的重置電路用以重置相互串接的多個移位緩存器中的某個移位緩存器，且重置電路驅(qū)動模塊包括第一晶體管，此第一晶體管包括控制端、第一通路端以及第二通路端；控制端電性耦接至重置控制信號以使重置控制信號藉由控制端控制第一晶體管是否導(dǎo)通，第一通路端接收上述的致能信號，第二通路端電性耦接至移位緩存器的輸出端。

進一步地，當(dāng)重置電路所重置的移位緩存器為上述的相互串接的多個移位緩存器中的奇數(shù)級的移位緩存器，且重置控制信號為此奇數(shù)級的移位緩存器的下一個奇數(shù)級的移位緩存器中用以控制所接收的相對應(yīng)的頻率信號是否被提供至此下一個奇數(shù)級的移位緩存器的輸出端的信號。此時，重置模塊可包括第二晶體管；此第二晶體管的控制端電性耦接至第一晶體管的第二通路端，使第一晶體管的第二通路端上的電位藉由第二晶體管的控制端而控制是否導(dǎo)通第二晶體管；第二晶體管的第一通路端電性耦接至奇數(shù)級的移位緩存器的輸出端；第二晶體管的第二通路端電性耦接至第一預(yù)設(shè)電位。