[發(fā)明專(zhuān)利]一種基于FPGA和USB2.0協(xié)議接口的CCD光譜信號(hào)通用采集系統(tǒng)設(shè)計(jì)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110100171.8
• 申請(qǐng)日: 2011-04-21
• 公開(kāi)（公告）號(hào): CN102749137A
• 公開(kāi)（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 王偉蘭
• 申請(qǐng)（專(zhuān)利權(quán)）人: 王偉蘭
• 主分類(lèi)號(hào): G01J3/28
• 分類(lèi)號(hào): G01J3/28;G08C19/00
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于FPGA和USB2.0協(xié)議的接口的CCD光譜信號(hào)通用采集系統(tǒng)，按光譜信號(hào)流程可將系統(tǒng)功能描述如下：首先待測(cè)光源經(jīng)光纖引入分光系統(tǒng)按波長(zhǎng)順序在空間分離為一系列“單一”波長(zhǎng)的“單色光”投射到CCD上；通過(guò)FPGA預(yù)留的IO口對(duì)CCD進(jìn)行時(shí)序驅(qū)動(dòng)及相關(guān)控制將光信號(hào)轉(zhuǎn)換成電信號(hào)；再次通過(guò)前端信號(hào)調(diào)理將模擬信號(hào)經(jīng)相關(guān)雙采樣轉(zhuǎn)換成數(shù)字信號(hào)緩存在FPGA片上配置的FIFO中；最后通過(guò)USB2.0協(xié)議接口將FIFO中的緩存數(shù)據(jù)傳送到上位機(jī)進(jìn)行后期的數(shù)據(jù)分析。

2.如權(quán)利要求1所述的對(duì)模擬光譜信號(hào)進(jìn)行數(shù)字化的是CDS相關(guān)雙采樣模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器為ADS804E，由FPGA對(duì)其進(jìn)行內(nèi)部寄存器配置及采樣時(shí)序控制，相比一般的A/D轉(zhuǎn)換器，該種具有CDS功能的ADC能對(duì)圖像傳感器中普通存在的復(fù)位電平噪聲進(jìn)行很好的抑制。

3.如權(quán)利要求1所述采用了FPGA作為系統(tǒng)控制核心，軟、硬件均采用編程實(shí)現(xiàn)，設(shè)計(jì)非常靈活，便于系統(tǒng)的擴(kuò)展和升級(jí)，在不改變外圍電路的情況下，設(shè)計(jì)不同的片內(nèi)邏輯就能實(shí)現(xiàn)不同的電路功能。

4.如權(quán)利要求1所述采用了FPGA片上配置FIFO緩存數(shù)據(jù)和轉(zhuǎn)換時(shí)鐘域，不僅充分利用了FPGA內(nèi)部豐富的邏輯單元，節(jié)約成本，還可以簡(jiǎn)化電路板級(jí)的設(shè)計(jì)，提高了系統(tǒng)穩(wěn)定性和抗干擾能力。

5.如權(quán)利要求1所述后端傳輸接口基于USB2.0協(xié)議思想。比起傳統(tǒng)的計(jì)算機(jī)接口，采用USB接口作為數(shù)據(jù)傳輸?shù)耐ǖ溃瑴p小了電路板的面積，充分發(fā)揮了通用串行總線具有的即插即用、易擴(kuò)展的優(yōu)點(diǎn)，使得通用CCD光譜信號(hào)采集系統(tǒng)更靈活、更高速。?