[發明專利]非易失性存儲器件和對其中的多級單元進行編程的方法

無效

• 申請號: 201110097718.3
• 申請日: 2008-02-29
• 公開（公告）號: CN102214484A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 元參規;車載元;白侊虎
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 朱勝;陳煒

1.一種非易失性存儲器件，包括：

多個指示器單元，其中，當主單元被驗證時，每個指示器單元被驗證；

指示器單元頁緩沖器，其被配置成根據所述指示器單元的編程結果，輸出驗證完成信號；以及

控制邏輯電路，其被配置成根據所述輸出驗證完成信號，通過控制高電平發生器，改變驗證電壓。

2.如權利要求1所述的非易失性存儲器件，其中，當用于存儲n位的多級單元被編程時，所述指示器單元具有至少2^(n-1)-1個單元。

3.如權利要求1所述的非易失性存儲器件，其中，當用于存儲2位的多級單元被編程時，所述指示器單元包括用于存儲數據的第一單元，

其中，向所述第一單元提供數據，使得所述第一單元的閾值電壓高于第一驗證電壓并且小于第二驗證電壓。

4.如權利要求1所述的非易失性存儲器件，其中，當用于存儲3位的多級單元被編程時，所述指示器單元具有用于存儲第一數據的第一單元、用于存儲第二數據的第二單元和用于存儲第三數據的第三單元，

其中，所述第一數據被提供給所述第一單元，使得所述第一單元的閾值電壓高于第一驗證電壓并且小于第二驗證電壓，所述第二數據被提供給所述第二單元，使得所述第二單元的閾值電壓高于所述第二驗證電壓并且小于第三驗證電壓，并且所述第三數據被提供給所述第三單元，使得所述第三單元的閾值電壓高于所述第三驗證電壓并且小于第四驗證電壓。

5.如權利要求1所述的非易失性存儲單元，其中，當用于存儲2位的多級單元被編程時，所述指示器單元包括具有單元的第一單元組，

其中，向所述第一單元組提供數據，使得所述第一單元組的閾值電壓高于第一驗證電壓并且小于第二驗證電壓。

6.如權利要求1所述的非易失性存儲器件，其中，當用于存儲3位的多級單元被編程時，所述指示器單元包括具有第一單元的第一單元組、具有第二單元的第二單元組和具有第三單元的第三單元組，

其中，向所述第一單元組提供第一數據，使得所述第一單元組的閾值電壓高于第一驗證電壓并且小于第二驗證電壓，向所述第二單元組提供第二數據，使得所述第二單元組的閾值電壓高于所述第二驗證電壓并且小于第三驗證電壓，并且向所述第三單元組提供第三數據，使得所述第三單元組的閾值電壓高于所述第三驗證電壓并且小于第四驗證電壓。

7.如權利要求3所述的非易失性存儲器件，還包括：

第一單元頁緩沖器，其被配置成根據所述第一單元的編程結果，輸出第一驗證完成信號。

8.如權利要求7所述的非易失性存儲器件，其中，所述控制邏輯電路控制所述高電平發生器，使得當輸出第n驗證完成信號時，施加第(n+1)驗證電壓。

9.如權利要求4所述的非易失性存儲器件，還包括：

第一單元頁緩沖器，其被配置成根據所述第一單元的編程結果，輸出第一驗證完成信號；

第二單元頁緩沖器，其被配置成根據所述第二單元的編程結果，輸出第二驗證完成信號；以及

第三單元頁緩沖器，其被配置成根據所述第三單元的編程結果，輸出第三驗證完成信號。

10.如權利要求9所述的非易失性存儲器件，其中，所述控制邏輯電路控制所述高電平發生器，使得當輸出第n驗證完成信號時，施加第(n+1)驗證電壓。

11.如權利要求5所述的非易失性存儲器件，還包括：

第一單元頁緩沖器組，其被配置成根據所述第一單元組的編程結果，輸出第一驗證完成信號。

12.如權利要求11所述的非易失性存儲器件，其中，所述控制邏輯電路控制所述高電平發生器，使得當輸出至少一個第n驗證完成信號時，施加第(n+1)驗證電壓。

13.如權利要求11所述的非易失性存儲器件，其中，所述控制邏輯電路控制所述高電平發生器，使得當輸出預置數量的第n驗證完成信號時，施加第(n+1)驗證電壓。