[發明專利]一種槽型功率MOSFET器件

無效

• 申請號: 201110097449.0
• 申請日: 2011-04-19
• 公開（公告）號: CN102184941A
• 公開（公告）日: 2011-09-14
• 發明（設計）人: 張波;胡夏融;羅小蓉;李澤宏;鄧小川;雷天飛;姚國亮;王元剛
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 冉鵬程

?

技術領域

本發明涉及半導體功率器件和射頻功率器件技術領域。

背景技術

低功耗功率MOSFET在開關模式的電源系統中起著非常重要的作用。最近二十年來，槽型VDMOS已成為低電壓電源開關最成功的技術。其主要優點是高信道密度使得器件具備低導通電阻。然而，大區域的溝槽壁不利于縮小內部電容的體積，隨著集成度的提高，器件開關速度降低，功率損耗增加。另外，溝槽下方外延層的中等摻雜程度使得晶體管的阻抗無法加以調整。現有的槽型VDMOS器件通常做成如圖1所示結構，其中1是N⁺源區，2是N⁺漏區，3是N^-漂移區，6是溝道區，7是p阱區，16是P⁺接觸區域，8是源電極，9是漏電極，10是柵電極，11是柵氧化物。由于槽柵的作用，使得器件正向導通時，不會出現JFET效應，從而導通電阻較常規結構低。但是這種結構的柵漏電容很大，這是由于柵極和漏極有較大的交疊電容，當芯片集成度提高時，這種結構存在很大的柵電荷，從而嚴重影響芯片的頻率特性，增大了功耗。為了降低器件的柵電荷，從而保證高頻工作，必須降低其柵漏電容。

為了降低柵電荷，人們提出了各種方法，文獻（1）Hidefumi?Takaya1，Kyosuke?Miyagi1，Kimimori?Hamada1，Floating?Island?and?Thick?Bottom?Oxide?Trench?Gate?MOSFET?(FITMOS)^-A?60V?Ultra?Low?On^-Resistance?Novel?MOSFET?with?Superior?Internal?Body?Diode，?Proceedings?of?the?17?International?Symposium?on?Power?Semiconductor?Devices?&?IC's?May?23^-26,?2005?Santa?Barbara,?CA，【浮空島和底部厚

氧化物槽柵MOSFET-一種具有優質內置體二極管的60V超低導通電阻新型MOSFET】提出將槽柵氧化物直接深入漂移區，然后在槽柵底部做一個浮空的P島（19），如圖2所示。這種結構的優勢在于槽柵氧化物深入漂移區，使得槽柵底部和漂移區之間的氧化物相對于常規結構更厚，從而降低了柵漏電容，使得柵電荷更小。浮空的P島（19）可以輔助N^-漂移區（3）耗盡，從而使得器件的導通電阻有所降低。同時，由于反向耐壓時，浮空P島（19）和N^-漂移區（3）形成的反向pn結也參與耐壓，所以該結構較一般結構耐壓更高，在相同耐壓下，可以獲得更高的漂移區濃度和更低的導通電阻。但是相對于平面柵，槽柵結構底部與漂移區形成的柵漏電容仍然不可避免。同時由于結構的復雜性，增加了工藝難度，使得器件不易與大規模集成。

文獻（2）steven?sapp,Felton.CA?(US?)?;?Ashok?Challa,Sandy,UT(?US?);Christopher?B.?Kocon,?Mountaintop,PA(US)，”Structure?and?method?for?improving?shielded?gate?field?effect?transistor”，United?States?Patent,Aug.3,2010.?【改進屏蔽柵場效應晶體管的新結構和方法】提出將槽柵做成兩部分，如圖3所示，上部分做為柵電極（10），用來形成溝道，下部分做為屏蔽柵（20）,這樣，常規結構槽柵下方與漏區形成的柵漏電容就變成了兩個串聯的電容，一個是槽柵與屏蔽柵及其間氧化物形成的電容，一個是屏蔽柵與漂移區及其間氧化物形成的電容，這兩個電容是串聯關系，所以總電容減小，使得柵電荷降低。但是這種結構仍然不能完全消除槽柵底部與漂移區形成的電容。