[發明專利]快取存儲器存取方法及系統

有效

• 申請號: 201110097265.4
• 申請日: 2011-04-19
• 公開（公告）號: CN102156677A
• 公開（公告）日: 2011-08-17
• 發明（設計）人: 高丙須;陳弦
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

技術領域

本發明涉及一種快取存儲器，特別是涉及一種三維圖形著色器(shader)的快取存儲器的存取系統及方法。

背景技術

在一般電子系統中，系統存儲器的存取速度遠慢于中央處理器的時鐘速度。因此，當中央處理器欲存取系統存儲器時，經?；ㄏ喈數臅r間于等待系統存儲器，因而造成整個系統效能的低落。為了增進系統效能，因而有快取存儲器(cache)架構的提出，藉由內建或外加一小容量的快速存儲器，例如靜態隨機存取存儲器(SRAM)，用以存放中央處理器較?；蜉^可能存取的數據。當所欲讀取的數據已事先存放于快取存儲器中，則中央處理器可快速地從快取存儲器讀取，不需如一般從系統存儲器來讀取。

快取存儲器的好處對于指令(instruction)數據而言更為顯著，因為，指令的數據量通常比數據(data)的數據量來得小，然而，指令被讀取的機率卻遠比數據被讀取的幾率來得大。再者，對于影像顯示的處理，例如三維圖形著色器，不同像素數據的處理往往會使用到相同的指令群，因此，快取存儲器架構對于這類影像處理應用將更顯重要。

然而，一般系統中快取存儲器的容量并不會很大，無法在一次寫入操作中存放整個指令群，這樣，在讀取操作時，不能一次讀取整個指令群，而是要反復地寫入和讀取，因而無法顯現出快取存儲器所帶來的效能增進。舉例而言，假設指令群的長度較快取存儲器的長度大1。當處理第一像素時，首先必須從系統存儲器讀取指令群并寫入快取存儲器。由于快取存儲器無法容納最后一條指令，因此，圖形處理器必須再從系統存儲器讀取最后一條指令，并將其更新覆蓋于快取存儲器內。當處理第二像素時，由于快取存儲器已被更新覆蓋，因而無法于快取存儲器命中(hit)所需指令，因此，又必須重新自系統存儲器讀取整個指令群。換句話說，當處理每一像素時，圖形處理器都無法于快取存儲器命中(hit)所需指令，而必須從系統存儲器讀取指令，因而無法享受到前述快取存儲器的好處。

因此，亟需提出一種新穎的快取存儲器存取系統及方法，用以增進系統存儲器頻寬的使用效能。

發明內容

一種快取存儲器存取方法，包含：根據對多個數據的一讀取請求，決定在存儲于一快取存儲器中的多個數據中的各個數據是否被命中讀?。患爱斣诳烊〈鎯ζ髦形疵凶x取多個數據中的各個數據，且多個數據的長度大于快取存儲器的長度時，于快取存儲器中預留至少一位置不予以鎖定，并鎖定其余位置。

根據本發明實施例，快取存儲器存取系統包含快取存儲器及快取控制器?？烊】刂破鞲鶕粩祿x取請求，決定多個數據中的各個數據是否能夠在一快取存儲器中命中。其中，當在快取存儲器中未命中多個數據中的各個數據，且多個數據的長度大于該快取存儲器的長度時，于快取存儲器中預留至少一位置不予以鎖定，并鎖定其余位置。

鑒于上述，本發明實施例提出的快取存儲器存取系統及方法，有效減少快取存儲器對于讀取數據的無謂更新覆寫，不但可減少系統存儲器的數據傳送，且能增進快取存儲器的命中率。

附圖說明

圖1A顯示本發明實施例的快取存儲器存取系統的方塊圖。

圖1B顯示本發明另一實施例的快取存儲器存取系統的方塊圖。

圖2顯示圖1A/B的快取控制器的細部方塊圖。

圖3顯示本發明一實施例的快取存儲器存取方法的流程圖。

圖4顯示本發明另一實施例的快取存儲器存取方法的流程圖。

具體實施方式

圖1A顯示本發明實施例的快取存儲器(cache)存取系統的方塊圖。本實施例雖以三維圖形著色器(shader)作為例示，但是本實施例也可適用于其他應用。在本實施例中，處理器10為圖形處理器(graphics?processingunit，GPU)，其輔助中央處理器(未顯示)，以加速圖形的處理。處理器10藉由快取控制器(cache?controller)12對快取存儲器14及系統存儲器16進行數據存取?？烊〈鎯ζ?4可以是靜態隨機存取存儲器(SRAM)，其存取速度快于系統存儲器16，例如動態隨機存取存儲器(DRAM)。快取控制器12及快取存儲器14可和處理器10位于同一芯片，但不限定于此。在本實施例中，快取存儲器14是作為指令快取存儲器之用，用以存放著色指令(shader?instruction)。鑒于每一像素會執行相同的著色指令，因此本實施例的三維圖形著色器非常適合采用多線程(multithreading)工作型態，讓處理器10以多工方式對各線程的像素數據進行多線程處理。此外，本實施例的快取存儲器14亦可規劃為“多路(multiway)”快取存儲器，亦即，將快取存儲器14的整個存儲空間劃分為多個區塊，用以減小判斷邏輯復雜度。