[發明專利]閃速存儲器發展系統

有效

• 申請號: 201110094223.5
• 申請日: 2011-04-13
• 公開（公告）號: CN102568602A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 劉亦峻
• 申請（專利權）人: 點序科技股份有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及一種閃速存儲器發展系統。

背景技術

閃速存儲器(flash?memory)是一種可編程(programmable)的只讀存儲器(read?only?memory，ROM)，其允許被多次的抹除并更新所儲存的數據。

在針對閃速存儲器以及其存儲器控制器進行偵錯時，常利用所謂的發展系統(development?system)來完成。在已知的技術領域中，這種涉及閃速存儲器模塊的發展系統可以用邏輯分析儀(Logical?Analyzer，LA)或通用異步收發傳輸器(Universal?Asynchronous?Receiver/Transmitter，UART)來建構。上述利用邏輯分析儀的已知作法，雖可以提供較為詳細的偵錯數據，但在價格上相當的昂貴。此外，邏輯分析儀也無法提供長時間的偵錯記錄，并不是一種好的選擇。而在使用通用異步收發傳輸器的技術中，其所產生的偵錯記錄并無法與錯誤的發生時間產生關聯。另外，通用異步收發傳輸器也無法提供大數量的偵錯記錄的記錄功能。

當然，除了上述所提的兩種方式外，已知技術也提出多種不同的替代方案，來進行閃速存儲器模塊的偵錯及監控操作。然而，在兼顧成本以及功效上，并無令人滿意的解答。因此，有效的閃速存儲器模塊的發展系統的建立，也為本領域的設計者所重視的一個課題。

發明內容

本發明提供一種閃速存儲器發展系統，有效執行閃速存儲器及其所屬的存儲器控制器的除錯及監控功能。

本發明提出一種閃速存儲器發展系統，包括傳輸路徑切換器以及閃速存儲器模擬器。傳輸路徑切換器串接在存儲器控制器以及閃速存儲器的信號傳輸路徑間并接收偵錯啟動信號。閃速存儲器模擬器耦接傳輸路徑切換器，藉由信號傳輸路徑接收來自存儲器控制器的至少一控制命令。閃速存儲器模擬器并解譯控制命令且響應控制命令以產生至少一模擬響應數據。閃速存儲器模擬器還通過信號傳輸路徑傳送模擬響應數據至存儲器控制器。

在本發明的一實施例中，上述的傳輸路徑切換器藉由信號傳輸路徑將存儲器控制器傳送的控制命令傳送至閃速存儲器模擬器及閃速存儲器，并依據偵錯啟動信號將模擬響應數據及閃速存儲器產生的實際響應數據的其中的一藉由信號傳輸路徑傳送至存儲器控制器。

在本發明的一實施例中，上述的閃速存儲器模擬器還耦接至主機端，用以傳送存儲器控制器的至少一狀態信息至主機端。

在本發明的一實施例中，上述的狀態信息包括存儲器控制器針對閃速存儲器進行存取的交通流量。

在本發明的一實施例中，上述的主機端還通過閃速存儲器模擬器以及信號傳輸路徑來依據非閃速存儲器控制命令來與存儲器控制器相互傳送至少一數據信號。

在本發明的一實施例中，上述的主機端還設定偵錯測試模式，并依據狀態信息與偵錯測試模式來使閃速存儲器模擬器產生偵錯測試數據以作為模擬響應數據并傳送至存儲器控制器。

在本發明的一實施例中，上述的存儲器控制器依據固定周期來檢查閃速存儲器模擬器是否傳送閃速存儲器存取需求，存儲器控制器并依據閃速存儲器存取需求來存取閃速存儲器。

在本發明的一實施例中，上述的閃速存儲器存取需求由主機端發送至閃速存儲器模擬器。

在本發明的一實施例中，上述的主機端還用以儲存狀態數據以獲得備份狀態數據。

在本發明的一實施例中，上述的主機端還傳送備份狀態數據至存儲器控制器以作為存儲器控制器的工作狀態的恢復依據。

基于上述，本發明藉由傳輸路徑切換器中所提供的信號傳輸路徑，來完成存儲器控制器、閃速存儲器以及閃速存儲器模擬器間的多種信號的傳輸操作。并藉以達成通過閃速存儲器模擬器來對閃速存儲器及其所屬的存儲器控制器進行監控及除錯的操作。不需要通過昂貴的儀器或復雜的方法，提升產品的成本競爭力。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1顯示本發明實施例的閃速存儲器模塊的發展系統100的示意圖。

圖2顯示本發明實施例的傳輸路徑切換器110的一實施方式示意圖。

主要元件符號說明：

100：發展系統

110：傳輸路徑切換器

120：閃速存儲器模擬器

10：存儲器控制器

30：主機端

50：閃速存儲器

111：路徑切換模塊

CTRLS：控制命令

DEBEN：偵錯啟動信號

SW1、SW2：開關